关于PCIe时钟问题请教

大家好：

        我使用C6678 EVM和DM8168 EVM进行PCIe连接，链路训练可以成功，但PCIe的时钟频率是多少该如何查看呢?在C6678端，和PCIe时钟配置有关的代码是这样的：

#define PCIE_APP_SERDES_CFG0 0x390
#define PCIE_APP_SERDES_CFG1 0x394
DEVICE_REG32_W ((PCIE_BASE_ADDR + PCIE_APP_SERDES_CFG0), 0x00062320);  /* ss clock */
DEVICE_REG32_W ((PCIE_BASE_ADDR + PCIE_APP_SERDES_CFG1), 0x00022320);  /* ss clock */
/* Wait for PCIe PLL lock */
while(!(DEVICE_REG32_R(PCIE_STS_REG) & 1));

        但我看到相关文档说的SERDES_CFG0寄存器和SERDES_CFG1寄存器只available KeyStone I ，但是C6678属于KeyStone II吧？是否意味着以上代码这两个寄存器的配置对C6678的PCIe时钟没有影响？那这个PCIe时钟频率到底是多少呢？

    谢谢！

Andy Yin1：

6678是keystone1，PCIE的line rate=PLL_REFCLK*MPY / RATE_SCALE, RATE_SCALE为1，MPY可以查看寄存器PCIE_SERDES_CFGPLL对应地址0x02620358

studying：

回复 Andy Yin1:

Andy，

     谢谢您的回答。

     请问下PLL_REFCLK是100MHZ吗？我查了PCIE_SERDES_CFGPLL的值是0x1C9。PLL_REFCLK是内部锁相环产生的时钟吧？能否由外部时钟提供？

     谢谢。

kevin_wang：

回复 studying:

EVM上是100M参考时钟， 可以EVM提供，也可以外部提供