TI中文支持网各位大神和TI工程师：
我刚接触dsp，接手师兄的电路板，板上C6678+Virtex6 间实现SRIO通信，以前6678上使用4x1Lane的模式下的两个端口，FPGA实例化两个核，C6678的一个端口只接收数据，另一个端口只发送数据，程序能正常工作（C6678的SRIO程序使用的论坛上下的Keystone_SRIO）。现在改为一个端口（1xlaneA）收发共用，出现程序执行不稳定现象。程序执行一段时间后，就会停在Keystone_SRIO_wait_LSU_completion()函数的 { 后面，且传入的第三个参数值异常。而且程序的local_err_det寄存器出现错误值 0x04000000；请问各位大神这是什么原因造成的，怎么查找呀？
q zhao：
回复 Shine:
你好，问下怎么查看眼图啊？
user5122858：
回复 Shine:
谢谢Shine Zhang的恢复，眼图不知道怎么测，但是我今天试了一下，把Core0引导其他核boot的程序注释后，可以稳定实现15min传输（外设大概只能容纳这么多数据）。请问这是什么情况呢
