TI中文支持网
TI专业的中文技术问题搜集分享网站

6657 cache操作

请教如下问题

1. 在进行cache一致性操作时。

内存块写回函数WritebackInvalidCache(void * blockPtr, Uint32 byteCnt)

一次最大只能对256k(0xFFFF*4)的空间进行写回操作,如果缓存较大为1024K,是否需要多次调用该函数,然后基地址进行累加。
假设我的缓存空间在DDR中,起始地址baseaddr=0x80000000,,大小为1024K,是否需要如下写法:

for(i=0;i<4;i++)
{
WritebackInvalidCache(baseaddr+1024*256*i, 1024*256);
}
即调用4次,每次累加,或者把cache空间做全部失效处理。

user4827424:

回复 Shine:

好的,谢谢!

赞(0)
未经允许不得转载:TI中文支持网 » 6657 cache操作
分享到: 更多 (0)