TI中文支持网在文档ZHCA575中表3中给出了DSP核进行数据拷贝的吞吐量，其中64-bit DDR -> 64-bit DDR (non-cacheable，nonprefetchable)吞吐量为150MB/s，但实际测试时无法达到该值。
1、编写数据拷贝函数，测试SL2-> SL2 (noncacheable，nonprefetchable重映射的SL2空间)下的吞吐量接近表中给出的484MB/s，初步排除测试程序的效率问题。
2、修改源、目的地址，测试64-bit DDR -> 64-bit DDR (non-cacheable，nonprefetchable)下的吞吐量近似为表格中给出值的1/3。
3、测试64-bit DDR -> LL2 (non-cacheable， nonprefetchable)下的吞吐量近似为表格中给出值的1/2。
故有问题如下：
1、文档中给出的吞吐量测试程序是否有提供？
2、影响DDR吞吐速率的因素除了频率，32bit/64bit总线宽度外还有哪些？
zane xu：
回复 Nancy Wang:
感谢您的回复，问题已定位到DDR初始化时为800M初始化，测试后DDR-DDR效率近似为文档中的0.36，L2-DDR效率近似为文档中的0.6，符合频率比值关系，感谢！
