如何开启AM335x的L1/L2 Cache ECC功能

我查了TI的文档，说是这是arm内核的功能，其他没有说明。

ARM Cortex A8 TRM里面对于ECC的介绍，需要在L2 CACR寄存器中使能，但是L2 CACR的访问必须是Secure state条件，而正常情况下是NonSecure state，需要切换Secure的状态则必须在Monitor mode 下，而在非Monitor mode 并且为NonSecure state下，内核不允许直接切换到Monitor mode…….

说的有点乱，也可能我理解有问题，简而言之，我想知道的是AM335x如何使能L1/L2 ECC功能，有没有哪位大神来解答一下，元芳你怎么看？

YanTCK

Yaoming Qin：

如果有这个功能，我的理解默认下是开的

Y tck：

回复 Yaoming Qin:

谢谢耀明兄，我想问一下你能找到相应的说明AM335x的ECC默认是开启的吗，或者有没有客户或者你们TI内部有人关注过这个ECC功能，我们这边用的领域比较特殊，需要这个功能，还请帮忙一下

谢谢

Ps：这是E2E上有人问的相应问题的链接http://e2e.ti.com/support/dsp/sitara_arm174_microprocessors/f/791/t/221370.aspx

Yaoming Qin：

回复 Y tck:

我的理解，你在boot loader的初始化代码中，找到Cache 打开或者关闭的代码，然后，类似的操作，操作c9, L2 Cache Auxiliary Control Register 

Y tck：

回复 Yaoming Qin:

TRM_G版本已经更新了L2 ECC部分，TI的文档…..