DM8168上电用闻亭XDS560 V2做connect test检测到是dead jtag clock

  用逻辑分析仪设置TDI高电平触发可以查看到TRST置为高电平，TCLK时钟周期是10us，RCLK无返回时钟，BOOTMODE：11111

Eason Wang：

1 请问DM8168本身可以boot up起来吗？

2.  按住reset来连接target，还会返回dead clock吗

chudan wang：

回复 Eason Wang:

 是自己做的8168的板子，连接一直都是dead clock，14pin的jtag，开发环境是CCS 5.5，目前还没有找到问题出在哪里

chudan wang：

回复 Eason Wang:

给板子有两个外部晶振都正常启振，一个27MHz，一个32KHz。按住reset连接也是dead clock，用手触摸芯片本身感觉微微发热，