DM368 VPBE LCD输出问题

2015-11-05 分类：达芬奇(Davinci™) 阅读(201)

目前我司使用DM368 VPBE LCD控制器显示图像，发现其CLK、DATA输出为标准的下降沿采样时序，是否有寄存器配置可以调整CLK的输出相位，使CLK的上升沿提前几ns？我们已经尝试修改寄存器DCLKCTL.DOFST，但是没有任何效果；

你好，

DM368的LCD控制器数据输出是从DCLK的上升沿开始。需要你的LCD屏是clock下降沿采样。