CC2530F256 Module的EVM值偏大（接近40%），请问是什么原因导致？如何有效降低？

   设计的CC2350 Module的EVM（Error Vetor Magnitude）值偏大，多个样本测试值基本都在39%，高于规范的要求（低于30%），请问如何降低EVM值？

           注1：原理图直接参考官方的CC2530EM设计，器件参数取值也是一致的，只是品牌不一致，不过晶振频偏为17ppm左右。

           注2：Layout也是根据射频电路设计要求，结合实际板子大小设计，设计图如下。包括射频线路的50Ω阻抗要求、旁路电容要求，走线要求都有考虑，不知哪些没考虑到？

          目前产品就卡在EVM值过不了的问题， 希望能尽快帮忙指出不足之处，谢谢！

Yongzeng Chen：

CC2530/Zigbee是被抛弃了么？怎么都没人关注一下呢？

Albin Zhang：

回复 Yongzeng Chen:

yongzeng, 

不好意思。估计过年都休假了:-).

看layout没啥问题呀。下面几个问题澄清一下？

1. 测试方法？有TI的EM验证一下测试环境吗？我记得TI的EM板的EVM大概是个位数的样子。

2. 传导发射功率满足要求了吗？

3. 一般情况下，32M crystal影响会比较大。你有换到TI参考设计里面那颗试一下吗？

BR.AZ

Yongzeng Chen：

回复 Albin Zhang:

Hi AZ:  

    首先非常感谢您的回复。

    关于您的几个问题解答如下：

            1、模块的测试是使用极致汇仪（itest）的WT-200一体化测试仪进行测试的，当时有使用CC2538+CC2592EM进行对比测试，其EVM测试值为5%左右。

             2、设定发射功率为20dBm时，实测值为19~20dBm之间，故发射功率应该可以满足要求。

             3、目前使用的32M Crystal为TXC厂商的，频偏参数为10ppm,实测最大值为17ppm左右(使用WT-200测试的结果)，属于可允许范围（20ppm）之内。

    由于目前不确定问题出处，故未进行物料更换。

    此外，想请教balun电路部分是否对物料的厂家和Layout的阻抗（差分和单端）有明确要求？因为目前未对巴伦进行单独测试。

谢谢！