TI中文支持网CC3200模块，昨天做辐射抗扰度时，开启测试仪器，产品的WIFI连接就有问题，无法继续做这个项目测试。也就是说产品WIFI信号太弱了，连开启测试仪器都无法承受，WIFI连接无法连接，传递数据。请问怎么改善这个WIFI问题。
Terry Han：
建议检查天线RF设计部分，注意50欧姆的阻抗匹配。
3.2 射频走线的阻抗控制PCB 上射频链路的走线需要控制阻抗，使其在 2.4 GHz 工作频段为 50 Ohm。因为芯片，BPF 和天线的射频性能都是优化在 50 Ohm 端口阻抗的。 需要通过选择合适的传输线模型在计算走线的宽度，跟旁边的地的间距等几何参数。常用的传输线模型为微带线(Microstrip Line)和共面波导(CPW, Coplanar Waveguide)。微带线传输线模型主要用于 4 层板的设计(CC3200 COB 方案要求 4 层板)。而共面波导模型多用于采用 CC3200 模块的 2 层板上的射频线，因为 2 层板。在互联网上可以搜索到很多免费的基于网页的计算器来近似计算传输线的几何参数。可以用射频仿真工具仿真传输线的阻抗，也可以用软件工具如 KeysightTM Advanced DesignSystem (ADS) 软件包里的传输线阻抗计算工具 LineCalc。在图 12 所显示的微带线的计算界面中，可以输入频率、几何参数、介质和导体参数以计算对应的阻抗，也可以输入目标阻抗以反推微带线的宽度 W (特征阻抗跟传输线长度 L 无关)。
在图 12 中左边的参数列表中，Er 为板材的相对介电常数，FR4 板材一般为 4.2 左右。Mur 为板材的相对介磁常数，FR4 和一般 PCB 板材都为 1.0。 H 为表层铜跟下面的地层的距离。Hu 为表层铜跟上方的地层的距离。因为 ADS 是通过仿真来分析的，所以需要这个参数。而在一些其他按照理论估算的工具中是没有这个参数的。这里因为上方没有地层，所以设置了一个很大的数值以表示无穷大。T 为表层铜的厚度，0.5 Oz 铜的厚度为 0.7 mil。Cond 为表层铜的电导率，单位为 siemens/m。TanD 为介电常数的耗散参数(Dielectric LossTangent)， 就是介电常数虚部跟实部的比值。在布板时的阻抗计算主要是为了布局和走线的参考，因为在上述计算中，对于分布参数的考量是不充分的。在送交 PCB 板厂制板前的工程确认时，需要要求板厂对射频线进行精准的阻抗控制。PCB 板厂会根据他们的更准确的板子叠层结构和介质参数来调整走线宽度和对地间距。3.3 2.4 GHz 天线SimpleLink Wi-Fi 芯片 CC3200 和 CC3100 工作在 2.4GHz ISM 频段 (2401 MHz – 2483 MHz) ，在这个频段还有 2.4 GHz 私有协议， ZigBee, RF4CE, 蓝牙等应用。对这些 2.4 GHz 的应用，天线都是通用的。 主要根据 PCB 板的尺寸大小和产品结构在 TI 有的参考设计 (DN035,Antenna Selection Quick Guide) 中选择。2.4 GHz 应用常用的 PCB 天线有倒 F 天线 (DN007)，曲折线天线 (AN043)。陶瓷天线 (Chip Antenna) 有体积小，使用方便的特点。应用中需要根据规格书和应用指南来做布板设计。这些天线都是全向天线，也就是说没有明显的方向性。这符合一般 Wi-Fi 应用的需求。3.4 天线阻抗匹配在图 10 中，L9 和 C50 形成一个 L 型的阻抗匹配网络，采用的实际的器件值一般需要调试。最初贴板在 L9 位置可以贴一个 10 pF 的电容或 0 Ohm 电阻，C50 的位置可以不焊。在图 9 中的器件值是在 CC3200 Launchpad 上调试后的结果。由于不同 PCB 板设计叠层结构，介质参数，走线阻抗的差异，会造成在天线输入端不同的阻抗失配，所以这里的匹配网络的器件的值不能照搬。天线的阻抗匹配评估需要测量等效辐射功率(Effective Radiated Power, ERP)，对比传导测试的天线的输入功率，通过这两个值直接的差异来判断。这个差异是天线的效率反应。比如 50% 的效率就意味着 3 dB 的损耗。如果理想匹配，输入功率减去 3 dB 就是等效辐射功率。在没有辐射测量的环境下，作为粗略的评估方法，可以对比 CC3200 Launchpad 在比较干净的射频环境下测试通讯距离。另外单独评估天线的性能，可以用矢量网络分析仪(Vector Network Analyzer) 测量天线带匹配电路的反射系数 S11 的频率特性, 包括器幅度频谱|S11|和史密斯圆图 (Smith Chart)， 从而可以查看是中心频点、带宽、驻波比 (VSWR) 等参数。3.5 射频测试接口CC3200 Launchpad 上 J24 是 Murata 通轴开关接头座 (Switching Connector, Part Number:MM8030-2610RJ3)。扣上对应的接头后就断开下面的天线，用作传导测试射频性能。一般在终端产品设计中不会采用。J18 为 uFL 同轴连接座，也可用作传导测试射频性能，但这里主要是提供外接天线的接口。在 J18 测试或外接天线需要手动把 R111 去掉，把 R100 焊上（就是把焊在 R111 焊盘上的 0 Ohm 电阻逆时针转 90 度）， 以把射频性号导向 J18 而不是天线。由于链路的插损不同，在 J24 和 J18 测试的射频性能有细微差别。在实际测试当中，发现 Launchpad 板上的射频连接器 J18 以及此类电缆的插损比较大，如果要精确评估芯片发射功率的话，可以在 R111 和 R110 的共焊盘上焊接 SMA 接头开口电缆来测试， 如图 14 所示。4. 晶振电路设计参考时钟源对于一个电路设计来说至关重要，它关系到软件运行的稳定性和射频的性能。本文讨论的是快时钟（40 MHz）的设计要点。4.1 晶体选型40 MHz 晶体需要满足两个指标。一是频率误差必须小于 +/- 25 ppm，这包含本身的误差，在全温度范围的漂移，和老化；二是晶体的等效串联电阻 ESR 需在 40 Ohm 到 60 Ohm之间， 过大的负载电容和 ESR 会影响振荡器的起振。因为产线测试都是在室温下，建议把频率误差控制在 +/- 10 ppm 以内。在量产中控制产品的一致性，需要和晶体供应商配合晶体的调试。一般是使用晶体供应商提供的标准样品来调试晶体旁边的匹配电容。基于标准样品便于晶体供应商控制批次之间的差异。4.2 晶体的布板设计首先，要让晶体离芯片管脚尽量近，这样可以有效减少干扰和寄生参数；其次就是对于晶体电路部分的保护（包括负载电容）。 如下图参考设计中，把表层地分割并且在下层用完整地做保护; 最后，在走线宽度上按参考设计，不宜太粗或太细，造成寄生电容或电容过大。
关于输入电容总结几点：首先由5个电容的位置和GND过孔需要注意：
特别注意在表层电源部分不进行GND敷铜处理！1、对于VIN_DCDC_ANA，VIN_DCDC_PA，这两个引脚，需要GND与第二层的主地平面通过导线直接连接到 CC3200的GND焊盘上，防止这两个引脚上电流噪声引入主地平面，同时在底层GND进行隔离处理，在 这个GND的过孔周边禁止GND敷铜。2、VIN_DCDC_DIG这个引脚，需要GND与第二层的主地平面通过导线直接连接到CC3200的GND焊盘上，防止这两个引脚上电流噪声引入主地平面，但是该引脚的电流较小，在底层GND并未进行GND的隔离处理3、VIN_IO1 和 VIN_IO2 电流很小1, 噪声的影响也小。将去耦电容 C29,C39 尽量靠近对应电源输入管脚，去耦电容的接地脚通过过孔连接到主地层。
