TI中文支持网您好，
由于项目中需要在fpga中进行一些关键运算，原来的V5改为K7，通讯接口也有USB2该为10Gmac，在研究原来的VHDL代码后我们认为对于DMD控制部分只要用appsfpga_io模块可以满足我们的要求，只是按行输入数据，全局reset。有没有对appsfpga_io模块输入端功能时序的控制的资料？
谢谢！
zlwang
Kevin Shi：
您好！
感谢使用TI的DLP产品。
目前并没有appsfpga_io模块输入端功能时序图，但是提供apps FPGA的基本功能描述。
http://www.ti.com.cn/cn/lit/ug/dlpu045a/dlpu045a.pdf
您也可以根据DLPC410 Datasheet结合源代码，根据自己的需求自行设计DLPC410的控制逻辑。
http://www.ti.com/cn/lit/ds/symlink/dlpc410.pdf
谢谢
