TI中文支持网F2808 使能SPI 的FIFO，即SpiaRegs.SPIFFTX.bit.SPIFFENA=1后，从仿真器去看寄存器txbuff 的值为什么为0xFF78？
Seven Han：您是说连上仿真器代码还没有执行的情况下，发送buffer里面有一个值，那您执行代码后，再看buffer里是您要发送的值吗？
F2808 使能SPI 的FIFO，即SpiaRegs.SPIFFTX.bit.SPIFFENA=1后，从仿真器去看寄存器txbuff 的值为什么为0xFF78？
域闷了：
回复 Seven Han:
您好，F2808 SPI从主机改为从机，在配置上是不是只需要 修改SpiaRegs.***.bit.MASTER_SLAVE=0;
F2808 使能SPI 的FIFO，即SpiaRegs.SPIFFTX.bit.SPIFFENA=1后，从仿真器去看寄存器txbuff 的值为什么为0xFF78？
Seven Han：
回复 域闷了:
请参考例程：spi_loopback_interrupts。
F2808 使能SPI 的FIFO，即SpiaRegs.SPIFFTX.bit.SPIFFENA=1后，从仿真器去看寄存器txbuff 的值为什么为0xFF78？
域闷了：
回复 Seven Han:
您好，我看了上述的例程，它是主机的配置，那么从机的配置和主机的区别是不是只有MASTER/SLAVE这一位的区别？
