在配置UCAxCTL1,UCBxCTL1中
UCSSELx Bits 7-6 USCI clock source select. These bits select the BRCLK source clock in master mode. UCxCLK is always
used in slave mode.
00 NA
01 ACLK
10 SMCLK
11 SMCLK
10和11各代表什么？
10和11 都对应的是SMCLK，就是说无论是10和11，对应的UCA0时钟源都是SMCLK
MSP430G2553: 使用定时器TIMER1_A1模拟串行口时，看门狗复位时间就改变了MSP-GANG: 需要文档DRV9xxxx FLASH-Based Family User's Guide（SLAU532），非常感谢MSP-GANG: 需要下载这个文件：DRV9_patch_files.zip，谢谢
MSP430F2618: MSP430F2618芯片不使用外部LFXT1，振荡器一直报故障MSP430F6736: MSP430F6737上电有时候会报IEC60730 CRC test failureMSP430I2041TPWR 用SBW接口无法下载程序
MSP430F2618: DAC12 Fullscale range selection issue. (Power consumption of DAC12 module may be increased due to DAC12IR bit selection)
MSP430FR6043: FRAM 的0x6000-0x63FF段无法擦除
TI中文支持网