Part Number:ADS1292R
@Amy Luo
原讨论在这里: https://e2echina.ti.com/support/data-converters/f/data-converters-forum/773824/ads1292r
Hi Amy,
抱歉这次更新有点晚,我发现之前的讨论已经被locked了,所以新开一个.
首先回复您的问题: 是的,在关闭了呼吸波及调制解调的情况下,无论是通过读取数据的首字节(我理解首字节应该是包含了LEADOFF_STATUS信息),还是单独读取LOFF_STAT寄存器,获得的状态信息始终是 0x00(首字节为0xc0),无法判断导联是否正常。
另外继续请教,我们经过这段时间的测试,发现我们用算法来判断导联是否连接的方法有漏洞,具体情况是:
我们采用的寄存器配置为(尝试过很多配置,这个是基本准确的):
:
您好,
我稍后会看下您的问题
,
Jeffrey Zhong:
Amy 您好!
有时间帮看下这个问题,感谢!
,
Jeffrey Zhong:
另外我看到您在这个讨论里有可能相关的回复:https://e2echina.ti.com/support/data-converters/f/data-converters-forum/775740/ads1292-ecg/2860596?tisearch=e2e-sitesearch&keymatch=ADS1292#2860596
其实我这里也有类似的困惑,不知道与现在问的问题是否相关:我们的电路板只有两个电极,不知道右腿驱动部分是否正确连接?寄存器配置里未使用外置RLDREF参考电压,RLDREF是悬空状态是否正确?
,
Amy Luo:
您好,首先很抱歉现在才回复您的问题。
Jeffrey Zhong 说:(我理解首字节应该是包含了LEADOFF_STATUS信息),
如之前原帖所述,一个字节包含8bits,1100占 4bits, LOFF_STAT[4:0]是5bits,因此您判断的首字节不包含LOFF_STAT[0] bit,即不包含Channel 1 正电极状态。
Jeffrey Zhong 说:所以我现在的困惑是:为什么同样的配置,会有少量设备电极空置时的CH2 输出值不一样? 是否跟配置本身或者上电初始化的流程有关系?
电极悬空会耦合电极周围的电磁干扰,每个电极所处的位置、环境不一样,那么耦合的干扰也就不一样。因此在模拟应用中一般不允许悬空模拟输入端。
,
Amy Luo:
Jeffrey Zhong 说:其实我这里也有类似的困惑,不知道与现在问的问题是否相关:我们的电路板只有两个电极,不知道右腿驱动部分是否正确连接?
是的,是一样的问题,我认为需要专门使用一个RL电极,如下ECG测量电极连接位置图,每个电极有每个电极连接的位置,不能共用一个电极,而且RLD对人体或病人来说是输入信号,其它电极是输出信号,连在一起会相互影响。
,
Amy Luo:
Jeffrey Zhong 说:寄存器配置里未使用外置RLDREF参考电压,RLDREF是悬空状态是否正确?
下面视频教程不知道您是否看了,建议看下:
Where can I find additional training videos for ECG applications?
,
Jeffrey Zhong:
Hi Amy,
Thanks for the replies!
1. 关于导联侦测:
因为我们是单导联设备,CH1 CH2共用一对电极,所以理论上任意通道的状态均可以代表设备导联状态。
我们是采用的连续读取模式,所以关于LOFF的检测,取LOFF_STAT状态值不是一个可取的方法。因为在连续读取模式下,取寄存器值应该是需要先退出连续读取,取寄存器值,再回到连续读取模式,这样会漏掉采样数据,在实际产品中是不可行的。所以我的理解在连续读取模式下,只能通过9字节数据的首字节来判断导联脱落标志?
2. 关于电极空置(注意芯片端不是悬空的,只是设备没接电极扣):
您说的外部干扰肯定是存在的,但问题是在电极空置情况下,同一台设备输出的基本是一条直线,而且大多数板子在该配置模式下,输出的值都是在101-102mv的近似直线。所以我觉得有少量板子输出值偏离比较大,应该不是外部干扰的问题。
但您指出的RLDREF应该接AVDD是值得尝试下的,我们想办法做个实验。
,
Jeffrey Zhong:
Hi Amy,
我们的设备是单导联设备,只有两个电极引出,大多数的单导可穿戴心电仪也是两个电极。所以在这种应用场景下,我们该如何处理RLD部分电路?
如果全部接AVDD?这样是否会影响我们使用RLD的放大功能(RLD buffer/amplifier)?因为在现有电路(参考上面的原理图)情况下,必须开启RLD buffer/amplifier波形才稳定振幅也较大。
,
Amy Luo:
1、哦哦,可以,很抱歉没有意识到这一点,您可以只检测channel 2 的导联连接状态,channel 2的连接状态在9字节数据的首字节里。正好channel 1 是AC耦合输入,不可以使用DC导联脱落检测。
2、
Jeffrey Zhong 说:(注意芯片端不是悬空的,只是设备没接电极扣)
芯片端是没有悬空,后来我才知道被连接到了RLDOUT了,您测到的近似直线的101-102mv,与RLD信号应该也相关。
看下面截图,激励信号没有回流路径,PGA的模拟输入端才会被拉至电源轨,然后检测到导联脱落。如果连接到RLD,不会拉至电源轨的,相当于右边的示意图:
如果有其他悬空的支路或管脚也会耦合干扰。
Jeffrey Zhong 说:所以我觉得有少量板子输出值偏离比较大,应该不是外部干扰的问题。
硬件设置是否一样,悬空的端子是否一样?与RLD相关的软件设置是否一样?用于RLD信号产生的通道连接是否一样?
Jeffrey Zhong 说:但您指出的RLDREF应该接AVDD是值得尝试下的,我们想办法做个实验。
这个我觉着对导联检测没有影响,因为内部开关是断开的,这里不让悬空应该是避免耦合干扰,然后串扰其他信号。