TAS2563: 关于I2S/TDM的设计

1. SBCLK/FSYNC信号上是否有Schmitt Trigger设计，对应的Vhys是多少？

2. TAS2563在一组TDM连接八颗AMP的设计上，有推荐的设计方案和需要注意的地方吗？

Kailyn Chen：

您好，您的问题我们会有工程师给您邮件回复。

,

Kailyn Chen：

Daniel Wu said:SBCLK/FSYNC信号上是否有Schmitt Trigger设计，对应的Vhys是多少？

您好，我认为. SBCLK/FSYNC上没有Schmitt Trigger的设计，如果有的话，datasheet中会给出Vth+和Vth-的阈值。

Daniel Wu said:TAS2563在一组TDM连接八颗AMP的设计上，有推荐的设计方案和需要注意的地方吗？

抱歉，您指的TDM8 格式吗？一帧有8通道的数据，您指的如何接8颗运放呢？我不太明白您的应用。

 

 

,

Daniel Wu：

Kailyn Chen said:您好，我认为. SBCLK/FSYNC上没有Schmitt Trigger的设计，如果有的话，datasheet中会给出Vth+和Vth-的阈值

你好，那么请问如何解决一组I2S/TDM信号接多颗TAS2563时，走线分支引入的回沟问题？

Kailyn Chen said:抱歉，您指的TDM8 格式吗？一帧有8通道的数据，您指的如何接8颗运放呢？我不太明白您的应用。

就是指一组I2S/TDM信号同时接在8颗TAS2563上。

,

Kailyn Chen：

您好，明白您的意思了，那目前遇到的问题是因为一组信号同时接在一颗TAS2563上，即使驱动能力够，但因为阻抗不匹配出现了回沟现象，这种情况一般会使用扇出器件一路输入，相同的多路输出来解决此问题。

,

Daniel Wu：

Kailyn Chen said:那目前遇到的问题是因为一组信号同时接在一颗TAS2563上，

接多颗TAS2563时，走线分支引入的回沟问题,在没有Schmitt Trigger设计的情况下要如何解决呢？

Kailyn Chen said:这种情况一般会使用扇出器件一路输入，相同的多路输出来解决此问题。

没明白怎么解决的

,

Kailyn Chen：

出现回沟，是因为一路输出接到多路输入上导致的阻抗不匹配。

这种情况可以通过使用fanout器件来解决，比如通常一个参考时钟给多个器件做时钟输入，就可以考虑使用clock fanout buffer，1路输入，10路输出。类似下面器件.

https://www.ti.com/product/CDCLVP215

那如果SCLK接到多颗TAS2563上，也是可以考虑使用这类器件 ，比如是LVCMOS输入还是LVPECL电平输入，需要几路输出，频率范围等参数去考量。