important:

TDA4VH的IBIS模型

IBIS Model of TDA4VH

question

1 1.BootMode的配置问题，如何配置，有哪些模式？MCU&SOC？按照Demo板的设计，配置完之后是否可以用来作为GPIO使用？

2 2.Serdes接口是否可以被配置为其他的接口，如何配置，时钟的配置以及不同接口对应的时钟频率？为Serdes提供时钟发生器芯片有车规级推荐？Serdes接口对于时钟的要求指导？

Re：Serdes可作为PCIe, eDP, USB, Hyperlink的数据接口，配置方法见TRM的表格SERDES0 Supported Configurations。PCIe内外部时钟都支持，推荐预留外部时钟，其余内部时钟。

追问：按照以上信息，Serdes部分的SGMII接口可直接使用内部时钟？

3 MCU需要外挂Flash才能够存储启动程序？建议多大可以，Demo上是512Mb？

4 SOC启动程序是否需要外挂flash？基于DEMO的理解是否为MCU Domain 的OSPI接口 

5 R核与A核都是通过同一个JTAG口进行调试？未见到JTAG对此有做区分？

6 SoC外接LPDDR4的数量多少是否会对SoC访问DDR存储器的速率有影响？

（举例说明：假设SoC对内存的带宽需求为6.2GB，以下两种配置，SoC访问存储器的速率是一样的吗？

配置1: 2x 4GB

配置2: 3x 4GB）

7 提供的TDA4VH的Demo原理图上，使用了穿心电容，初步评估价格比较昂贵，且使用的数量较多，

1.在此使用穿心电容且数量如此多的原因是什么？；

2.可否换成普通X7R电容；

8 OSPI接口的Flash，

1.使用8位的flash与使用4位的flash有什么区别；

2.会不会对底层软件产生影响；

9 SoC(TDA4VMP/VH)能支持三星这颗4GB型号为K4UBE3D4AB-KHCL02V的LPDDR4吗？如果LPDDR4从美光换成三星，会影响SoC的底层软件吗？

10 TDA4VMP_Serdes接口如不使用，管脚如何处理（悬空？），如只使用Serdes2，是否只需要配置Serdes2的时钟；VMP是哪几个Serdes可用

11 TDA4VH原厂是否有十层或者12层的Demo板，如果有请提供；

12 1.TDA4VMP_SOC到DDR的地址线，走线阻抗能否改为50ohm;当前Demo板的走线为33ohm。

13 Serdes的时钟要求，电平？频率温飘？Jitter？的指标是否有明确的出处，当前只有Serdes配置为SGMII需要100MHz时钟的信息；我在TRM没有找到具体的要求出处，

14 Demo的原理图中VSYS_3V3是给SOC最小系统供电，电流输出能力为30A（15A+15A）当前来看，在兼容TDA4VH的使用要求的情况下，是否可以将此处电流按3.3V/20A设计，前置条件：只考虑SOC的功耗，下一级buck考虑95%以上的效率。

15 当MCU某一路电源失效会不会影响到SOC的运行，具体情况是如何

16 Demo板用的是什么板材？可否提供板材规格书?

17 下载程序或者视频ISP调试的时候，是否一定要使用USB3.0。是否可以不使用USB3.0接口，

18 WKUP_UART使用的时候是否可以不用流控信号；

19 EHRPWM可否用来作为PWM输出使用，可否使用在USS驱动芯片场景，Detimer是否也可以输出PWM信号

20 视频模块的FSYNC信号是否需要使用特定管脚，Demo板上没有看到类似的管脚；

21 .DDR Retention: 掉电后保留DDR的供电和数据；IO Retention: 掉电后保留部分IO口的供电，用来识别唤醒源。硬件上需要保留常电输入吗？功耗信息有没有？

22 MCU-only模式时，soc属于什么状态，电源都下掉了吗？

23 硬件上MCU域与Main是隔离，软件上实现MCU-ONLY的模式比较困难，那如果不实现对静态功耗影响大吗

24 SOC上下电时序，要求main和MCU同时上下电，如果先上MCU对SOC有什么影响？低功耗模式下，各部分电源是什么状态

25 对于TDA4平台，有没有推荐的整板上下电时序方案？

1 1.BootMode configuration problems, how to configure, what are the modes? MCU&SOC？ According to the design of the demo board, can it be used as a GPIO after configuration?

2 2.Can the Serdes interface be configured as other interfaces, how to configure, the configuration of the clock and the corresponding clock frequency of different interfaces? Is there a car-level recommendation for providing clock generator chips for Serdes? Serdes interface for clock requirements guidance?

Re:Serdes can be used as a data interface for PCIe, eDP, USB, Hyperlink, and the configuration method can be found in the table SERDES0 Supported Configurations in TRM. PCIe supports both internal and external clocks, it is recommended to reserve the external clock, and the rest of the internal clock.

Follow-up: According to the above information, the SGMII interface of the Serdes part can directly use the internal clock?

3 Does the MCU need an external Flash to store the launcher? How big is recommended, 512Mb on the demo?

4 Does the SOC launcher require external flash? Based on the DEMO, it is understood whether it is the OSPI interface of the MCU Domain 

5 R core and A core are debugged through the same JTAG port? Didn't see JTAG make a distinction about this?

6 Does the number of external LPDDR4s in the SoC affect the rate at which the SoC accesses DDR memory?

(Example: Assuming that the SoC requires 6.2GB of memory bandwidth, does the SoC access memory at the same rate in the following two configurations?)

Configuration 1: 2x 4GB

Configuration 2: 3x 4GB)

7 On the schematic diagram of the TDA4VH demo, the core capacitor is used, which is relatively expensive for preliminary evaluation and uses a large number of them.

1. What is the reason for the use of core-through-core capacitors here and in such a large number?;

2. Can it be replaced with ordinary X7R capacitor;

8 OSPI interface Flash,

1. What is the difference between using 8-bit flash and using 4-bit flash;

2. Will it have an impact on the underlying software;

9 SoC (TDA4VMP/VH) can support Samsung's 4GB LPDDR4 with K4UBE3D4AB-KHCL02V? If LPDDR4 is changed from Micron to Samsung, will it affect the underlying software of the SoC?

10 If the TDA4VMP_Serdes interface is not used, how to deal with the pin (hanging?) ), if only Serdes2 is used, whether you only need to configure Serdes2's clock; VMP is which several Serdes are available

11 TDA4VH original factory whether there is a ten-layer or 12-layer Demo board, if so, please provide;

12 1.TDA4VMP_SOC to the address line of DDR, whether the trace impedance can be changed to 50ohm; The current trace of the demo board is 33ohm.

13 Serdes clock requirements, level? Frequency temperature drift? Jitter？ Whether there is a clear source for the indicator, currently only Serdes configuration SGMII requires 100MHz clock information; I did not find a specific source of the request in TRM,

14 Demo schematic diagram VSYS_3V3 is to power the SOC minimum system, the current output capacity is 30A (15A + 15A) At present, in the case of compatibility with the use requirements of TDA4VH, whether the current here can be designed at 3.3V/20A, the precondition: only consider the power consumption of the SOC, and the next buck considers more than 95% efficienc

Shine：

有些问题我需要咨询一下e2e产品线工程师再回复您。

,

Shine：

请看下面的回复。

cao qi 说：1 1.BootMode的配置问题，如何配置，有哪些模式？MCU&SOC？按照Demo板的设计，配置完之后是否可以用来作为GPIO使用？

请看下面EVM user guide上的。配完可以用做GPIO管脚来做。 2.2.2 Boot Configuration Settings [SW7] [ SW11] https://www.ti.com/lit/ug/spruj62/spruj62.pdf

cao qi 说： 2.Serdes接口是否可以被配置为其他的接口，如何配置，时钟的配置以及不同接口对应的时钟频率？为Serdes提供时钟发生器芯片有车规级推荐？Serdes接口对于时钟的要求指导？

可以看一下数据手册里的管脚说明 ，如果这个管脚是复用管脚，就可以配置为其他接口。可以参考下面的硬件设计文档。 https://www.ti.com/lit/an/sprad91a/sprad91a.pdf

cao qi 说：Serdes部分的SGMII接口可直接使用内部时钟？

可以

cao qi 说：3 MCU需要外挂Flash才能够存储启动程序？建议多大可以，Demo上是512Mb？

Flash主要存储代码，大小能确保存放代码就可以了。

cao qi 说：4 SOC启动程序是否需要外挂flash？基于DEMO的理解是否为MCU Domain 的OSPI接口 

不一定，flash启动只是一种boot mode。

cao qi 说：5 R核与A核都是通过同一个JTAG口进行调试？未见到JTAG对此有做区分？

是通过同一个JTAG口调试的，可以看一下target configuration file里的配置。

cao qi 说：6 SoC外接LPDDR4的数量多少是否会对SoC访问DDR存储器的速率有影响？

如果是同样位宽和速率，没有影响。

cao qi 说：7 提供的TDA4VH的Demo原理图上，使用了穿心电容，初步评估价格比较昂贵，且使用的数量较多，

请看下面的帖子。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1219608/tda4vh-q1-tda4vh-power-3t-filter-capacitor-questions/4646274

cao qi 说：8 OSPI接口的Flash

位宽不一样，底层软件应该支持的。

cao qi 说：9 SoC(TDA4VMP/VH)能支持三星这颗4GB型号为K4UBE3D4AB-KHCL02V的LPDDR4吗？如果LPDDR4从美光换成三星，会影响SoC的底层软件吗？

TI的LPDDR4 supports JEDEC JESD209-4B standard compliant LPDDR4 SDRAM devices with the following features: • 32-bit data path to external SDRAM memory • Memory device capacity: Up to 8GB address space available over two chip selects (4GB per rank) • No support for byte mode LPDDR4 memories, or memories with more than 17 row address bits

cao qi 说：10 TDA4VMP_Serdes接口如不使用，管脚如何处理（悬空？），如只使用Serdes2，是否只需要配置Serdes2的时钟；VMP是哪几个Serdes可用

请参考硬件设计文档。 https://www.ti.com/lit/an/sprad91a/sprad91a.pdf

cao qi 说：11 TDA4VH原厂是否有十层或者12层的Demo板，如果有请提供；

没有。

cao qi 说：12 1.TDA4VMP_SOC到DDR的地址线，走线阻抗能否改为50ohm;当前Demo板的走线为33ohm。

请参考下面的帖子。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/852978/tda4vm-lpddr4-layout-questions

cao qi 说：13 Serdes的时钟要求，电平？频率温飘？Jitter？的指标是否有明确的出处，当前只有Serdes配置为SGMII需要100MHz时钟的信息；我在TRM没有找到具体的要求出处，

可以参考具体接口协议里对时钟的要求。

cao qi 说：14 Demo的原理图中VSYS_3V3是给SOC最小系统供电，电流输出能力为30A（15A+15A）当前来看，在兼容TDA4VH的使用要求的情况下，是否可以将此处电流按3.3V/20A设计，前置条件：只考虑SOC的功耗，下一级buck考虑95%以上的效率。

  Customer would need to complete a TDA4VH-Q1 power estimation based on their use case (as power requirements can vary greatly based on usage).  From that power estimation, the customer can then design the supplies to generate that needed power.  Note the EVM is design for maximum power usage for the TDA4VH-Q1 to cover all use cases.

cao qi 说：15 当MCU某一路电源失效会不会影响到SOC的运行，具体情况是如何

The MCU cannot operate if any of its supplies fail, and the MCU is the 'master' of the entire TDA4VH device.

cao qi 说：16 Demo板用的是什么板材？可否提供板材规格书?

请下载下面的设计文档。 https://www.ti2k.com/wp-content/uploads/ti2k/DeyiSupport_DSP_J784S4XEVM

cao qi 说：17 下载程序或者视频ISP调试的时候，是否一定要使用USB3.0。是否可以不使用USB3.0接口，

  USB is an optional interface for loading code.  Several other interfaces are available on the processor include SD Card, Ethernet, USB2.0, UART, JTAG, and more.

cao qi 说：18 WKUP_UART使用的时候是否可以不用流控信号；

Unclear on question – please re-state.

cao qi 说：19 EHRPWM可否用来作为PWM输出使用，可否使用在USS驱动芯片场景，Detimer是否也可以输出PWM信号

Yes EHRPWM can output PWM signals.  Please refer to the Technical Reference Manual (TRM) for full description of EHRPWM module.

cao qi 说：20 视频模块的FSYNC信号是否需要使用特定管脚，Demo板上没有看到类似的管脚；

Yes FSYNC is supported.  Please refer to the Data Manual (DM) for pin locations

cao qi 说：21 .DDR Retention: 掉电后保留DDR的供电和数据；IO Retention: 掉电后保留部分IO口的供电，用来识别唤醒源。硬件上需要保留常电输入吗？功耗信息有没有？

Are you asking what is the expect power of device when operating in DDR retention and/or IO retention?  I'll need to see if this is available.

cao qi 说：22 MCU-only模式时，soc属于什么状态，电源都下掉了吗？

WKUP and MCU voltage domains are ON, and MAIN SoC side voltage domains are OFF.

cao qi 说：23 硬件上MCU域与Main是隔离，软件上实现MCU-ONLY的模式比较困难，那如果不实现对静态功耗影响大吗

MCU-Only mode provides ability to power OFF the main domain, so yes it will affect static power consumption.

cao qi 说：24 SOC上下电时序，要求main和MCU同时上下电，如果先上MCU对SOC有什么影响？低功耗模式下，各部分电源是什么状态

请按照数据手册上的要求上下电。

cao qi 说：25 对于TDA4平台，有没有推荐的整板上下电时序方案？

上下电顺序可以参考数据手册和下面的应用文档。 https://www.ti.com/lit/ug/slvuci2/slvuci2.pdf