TI中文支持网
TI专业的中文技术问题搜集分享网站

ADC12DJ3200: FPGA的接收核没有发送SYNC信号

Part Number:ADC12DJ3200Other Parts Discussed in Thread: LMK04828, , TSW14J57EVM

ADC型号为ADC12DJ3200, PLL型号为LMK04828
ADC的采样率为5GSPS,采样时钟提供2.5GSPS,sysref为3.90625MHz,模式为脉冲模式,一次发送8个脉冲,连接FPGA的JESD204B接收核的deviece clk为250MHz,每路时钟经过示波器和频谱仪测量无问题,频率与功率达到要求。在配置完成之后,在发送PLL_SYNC信号后,没有测量到204B接收核发送给发送核的SYNC信号,导致204b链路建立无法进行
Cherry Zhou:

您好,您的问题我们需要升级到英文论坛看下,有答复尽快给您。

,

Cherry Zhou:

您好,

您使用的是 ADC12DJ3200EVM 还是自制 PCB?
使用什么 JMODE?
请问您使用的是 TSW14J57EVM 还是自定义采集方案? 

赞(0)
未经允许不得转载:TI中文支持网 » ADC12DJ3200: FPGA的接收核没有发送SYNC信号
分享到: 更多 (0)

© 2024 TI中文支持网   网站地图 鲁ICP备2022002796号-1