TI中文支持网Part Number:ADS131A04EVM
评估板版本：ADS131A04EVM REV-A 非官网最新版本 软件采用：Delta-Sigma ADC EvaluaTIon Software 电脑系统：window 10
按照用户手册，配置了硬件和软件，可以通讯上，但在ADC输入引脚无论接入什么电压，采集的数据都为0，但是我可以确认供电没问题，寄存器也是按照用户手册默认的。整个评估板模拟供电AVDD为3.3V AVSS为0V
IOVDD为 3.3V ref为2.5V。电压确认没问题。
软件通讯上后，我只做了如下操作：1、在软件中发送命令unlock 2、将寄存器ADC_ENA 使能为1,所有ADC通道均使能
mayu Ma：
自己回答吧，要先unclock，然后wakeup 才启动转换，这个是从code里面看到的
,
Katherine Wang：
感谢您的回答，请问您还有哪些问题需要解决？
,
mayu Ma：
你好，我想按照规格书采集下input referred noise ,寄存器和硬件已按照规格书条件设置，通过评估板采集到的数据如下，这个input referred noise的值是不是我下图中PT-to-PT折算成电压后的值，还是说就是图中显示的电压值？
如果是图中显示的电压值那这个噪声600uV和规格书中显示的15uV是不是相差太多了，请教，谢谢！
,
Katherine Wang：
抱歉，工程师因为在休圣诞节假期所以回复得有些晚，似乎您能够在 GUI 中捕获数据。
图 8 中的图表显示了以输入为参考的噪声，它不包括偏移量。根据您在 GUI 中获得的数据，噪声可以计算如下：
您的增益=1，Vref=2.442VLSB=FSR/2^24=2*2.442/2^24=0.29uVVrms_noise=σ_adc*LSB=15.9*0.29=4.6uVVp-p_noise=6*Vrms_noise=6*4.6=27.6uV
您得到的峰峰值噪声与图 8 中的噪声相匹配。
您使用的是 CLK1 和 CLK2 寄存器中的默认配置，并且板上晶振的频率为 16.384MHz，因此根据您在CLK1 和 CLK2 寄存器。您的数据速率为 fmod/400=0.64kHz，因为默认情况下您的 OSR 为 400，但是数据表没有此数据速率下的均方根噪声数据。我建议您将 CLK1 寄存器中的 CLK_DIV[2:0] 从默认值 100 更改为 001，并将 CLK2 寄存器中的 ICLK_DIV[2:0] 从默认值 100 更改为 001，这样您将获得 4.096MHz fmod频率。您可以再次在您的 GUI 中收集数据并使用上面相同的方程式来计算均方根噪声电压，然后您可以将您的计算值与表 1 中突出显示的均方根噪声数据进行比较：
顺便说一句：您在 GUI 的时域中得到的图表包括一个偏移量。
,
mayu Ma：
ok，了解了，感谢!
,
Katherine Wang：
也感谢您的提问
