使用SPLL_SOGI_FLL时，加入FLL部分后，工作不正常

请问如何正确地使用SPLL_SOGI_FLL，锁定频率变化信号的相位

Yale Li：

您好，https://dev.ti.com/tirex/content/C2000Ware_DigitalPower_SDK_4_01_00_00/docs/html/dplib_html/group___s_p_l_l__1_p_h___s_o_g_i___f_l_l.html