TDA4VM: TDA4VM的PMIC的0C参考设计

TDA4VM的PMIC的0C参考设计中PTPS65941213RWERQ1的GPIO4配置成了WAKE信号，想问一下这个信号有效的状态是必须要有高低电平的变化还是只要一直是高也可以，例如PTPS65941213RWERQ1正常工作时GPIO4是高电平，然后PTPS65941213RWERQ1从active状态进入到LP_STANDBY这个过程中，GPIO4也一直是高，然后到LP_STANDBY状态也是高，PMIC会重新进入active么

Cherry Zhou：

您好我们已收到您的问题并升级到英文论坛寻求帮助，链接如下，如有答复将尽快回复您。谢谢！

e2e.ti.com/…/tda4vm-0c-reference-design-of-pmic

,

Cherry Zhou：

您好，

xianyang yu 说：想问一下这个信号有效的状态是必须要有高低电平的变化还是只要一直是高也可以，

ON 请求是edge sensitive的。如果信号始终为高电平，那么请求时无效。

xianyang yu 说：例如PTPS65941213RWERQ1正常工作时GPIO4是高电平，然后PTPS65941213RWERQ1从active状态进入到LP_STANDBY这个过程中，GPIO4也一直是高，然后到LP_STANDBY状态也是高，PMIC会重新进入active么

不会。PMIC 将保持 LP 待机状态，直到在 GPIO4上看到edge。

您可以参考该例子： https://www.ti.com/lit/ug/slvuc99a/slvuc99a.pdf#page=51

详情请参考英文论坛工程师给到的答复。