TI中文支持网Part Number:TAS6424E-Q1
你好：
系统设计选择TAS6424E+TAS6422E 的AMP方案，硬件设计TDM接口的时候，为了节省DSP的接口数量，希望在下面电路上修改为把MCLK与SCLK 接到一起，这样使用有哪些限制？是否有其他问题？感谢支持
Amy Luo：
您好，
在 TDM 模式下，SCLK 和 MCLK 可以连接在一起。 如果 SCLK 和 MCLK 连接在一起，或者 SCLK 和 MCLK 的频率相等，则需要使 FSYNC 的宽度至少为2个 MCLK
,
hongwei an：
你好
datasheet 上面这个描述我也看到了，我主要是想知道，是否有其他限制，这种配置有其他客户量产过么？
,
Amy Luo：
我翻看了TI E2E中文论坛和英文论坛有关 TAS6424E和TAS6422E的帖子，仅在下面帖子看到一个TIer专门发帖强调：将 FSYNC 占空比设置为>2BCLK，以确保在发生接地抖动的较差印刷电路板布局时不会出现 CLK 检测错误（for TDM8 audio format or application scenario which tied MCLK together with SCLK, it is proposed to set FSYNC duty cycle >2BCLK to make sure no CLK detection error when there is worse PCB layout with grounding jitter happening.）
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/795468/tas6422-q1-tas642x-tdm8-audio-format-mclk-fsync?tisearch=e2e-sitesearch&keymatch=TAS6422E#
关于这种配置是否有其他客户量产，很抱歉这个我们不清楚，因为这不属于我们要掌握的信息
