TI中文支持网Part Number:TMS320C6748
在使用6748 DSP开发时，同时使用uPP和UART接收FPGA给我的数据。单独使用uPP和UART时都没有问题，接收数据正确，但是一起使用的时候，每分钟接收完uPP和UART进入算法次数不一样，不是每个同步周期（1s）都能进去。
算法处理逻辑是：UART进入中断接收，完成后，进入uPP接收，uPP接收完成进入中断，后进入算法处理。暂时是FPGA在1s时间内先发uPP，后发UART。跟这个又关系吗？
Shine：
请问有没有用中断嵌套？当执行低优先级的中断子程序时可以响应高优先级，防止中断丢失。
,
user6549373：
感谢回复，请问有中断嵌套的案例或者是资料可供参考吗？
,
Shine：
请看下面的CPU user guide5.6.2 Nested Interruptshttps://www.ti.com/lit/ug/sprufe8b/sprufe8b.pdf
,
user6549373：
好的 谢谢
