AWR1843: lvds速率配置

我们后级FPGA对于LVDS单lane的接收不能超过400Mb/s

TI板子的数据发需要单lane 350Mb/s才能及时传出去

目前看AWR18xx16xx14xx Technical Reference Manual(Rev.E) 15.3.1节描述，lvds 在300MHZ DDR Clock 之上是450MHZ DDR，lvds时钟能否配成350Mb/s？

Nancy Wang：

只能从手册列出的值中进行配置。