edma可以在DDR不同地址上传输，但是无法在DDR和L2 SRAM之间传输？

我使用的产品型号是C6678，参考PDK的例子程序实现了一个edma传输函数，发现DDR之间的传输可以，但是 DDR 和 L2 Cache之间的传输不可以，请问这是为什么呢？

代码如下

static int size = 256;
#pragma DATA_ALIGN(src, CACHE_L2_LINESIZE)
#pragma DATA_ALIGN(dst, CACHE_L2_LINESIZE)
static float src[256];
static float dst[256];

int mem2mem() { // success
	float *p1 = (float*) 0x80000600;
	float *p2 = (float*) 0x80000f00;
	edma_transfer((Uint32)p1, (Uint32)p2, size * 4);
	return 0;
}

int mem2cache() { // failed
	float *p1 = (float*) 0x80000600;
	edma_transfer((Uint32)p1, (Uint32)dst, size * 4);
	return 0;
}

int cache2mem() { // failed
	float *p2 = (float*) 0x80000f00;
	edma_transfer((Uint32)src, (Uint32)p2, size * 4);
	return 0;
}

PaRAM设置为

/* Setup the parameter entry parameters (Ping buffer) */myParamSetup.option = CSL_EDMA3_OPT_MAKE(CSL_EDMA3_ITCCH_DIS, \CSL_EDMA3_TCCH_DIS, \CSL_EDMA3_ITCINT_DIS, \CSL_EDMA3_TCINT_EN,\0, CSL_EDMA3_TCC_NORMAL,\CSL_EDMA3_FIFOWIDTH_NONE, \CSL_EDMA3_STATIC_EN, \CSL_EDMA3_SYNC_A, \CSL_EDMA3_ADDRMODE_INCR, \CSL_EDMA3_ADDRMODE_CONST );myParamSetup.srcDstBidx = CSL_EDMA3_BIDX_MAKE(0,0);myParamSetup.srcDstCidx = CSL_EDMA3_CIDX_MAKE(0,0);myParamSetup.linkBcntrld= CSL_EDMA3_LINKBCNTRLD_MAKE(0xFFFF,0);myParamSetup.cCnt = 1;

CMD文件为

/*
 *  Linker command file
 *
 */

-c
-heap  0x4000
-stack 0x4000

/* Memory Map 1 - the default */
MEMORY
{L1PSRAM (RWX)  : org = 0x0E00000, len = 0x7FFFL1DSRAM (RWX)  : org = 0x0F00000, len = 0x7FFFL2SRAM (RWX): org = 0x0840200, len = 0x1FE00MSMCSRAM (RWX) : org = 0xc000000, len = 0x200000DDR3 (RWX): org = 0x80000000,len = 0x10000000L2SRAM_CINT00(RWX)  : org = 0x0840000, len = 0x00200
}

	
SECTIONS
{
	.text:_c_int00>L2SRAM_CINT00.csl_vect>L2SRAM.version>L2SRAMplatform_lib>L2SRAM.text>L2SRAMGROUP (NEAR_DP){.neardata.rodata.bss} load > L2SRAM.stack>L2SRAM.cinit>L2SRAM.cio>L2SRAM.const>L2SRAM.data>L2SRAM.switch>L2SRAM.sysmem>L2SRAM.far>L2SRAM.testMem>L2SRAM.fardata>L2SRAM
}

Nancy Wang：

EDMA访问L2 SRAM的时候是使用的全局地址吗？如果不是的话，改一下看看。

,

dejian wei：

非常感谢，问题得到解决了，因为L2 SRAM上的地址是局部地址，转换为全局地址 就传输成功了。这部分内容在SPRS691E中的5.1.3 L2 Memory有提到：
C66x CorePac Core0 can access this location by either using 0x10800000 or 0x00800000. Any other master on the device must use 0x10800000 only.

,

Nancy Wang：

是的，感谢分享！