TI中文支持网drv8302在使用过程中会概率性出现内部驱动电源GVDD输出为0的情况，此时使用EN_GATE引脚功能失效，对引脚拉低，拉高不能清除芯片报错以及使GVDD重新输出，但是此时测量芯片供电PVDD是正常的。只有重新给芯片的供电重新下电，上电才能使GVDD重新输出，DRV8302的外围电路是按照2011版本的数据手册上的推荐电路设计的。想请教一下出现这种情况，是哪方面的原因引起这种现象的呢?
在使用过程中，EN_GATE引脚输入信号加了RC滤波，下面是EN_GATE的波形，是否是使能信号边沿过缓导致的呢？
Alvin Zheng：
GVDD掉0的时候是有报错信号的是吗？
EN_GATE拉低拉高10us即可清除除了GVDD_OV以外的错误。如果你确认EN_GATE不起作用，GVDD_OV可能性最大。
user5863399：
回复 Alvin Zheng:
是的，故障的时候GVDD输出为0，Nfoult报错信号一直在，使用EN_GATE，无法清除。但是EN_GATE引脚拉低20US以上不就是完全复位了吗？我在故障出现后使用的是EN_GATE的完全复位模式，拉低拉高的时间在ms级甚至s级，这样还是不能清除错误信号以及使GVDD重新输出。用示波器抓取故障时刻的GVDD以及N_FOUL波形时，GVDD并未出现过压，幅值一直是在11V左右，不过故障前，GVDD重复出现几次电压跌至欠压阈值。之后GVDD就没输出了
Alvin Zheng：
回复 user5863399:
清除的前提是故障已经不存在了，这样才能用拉低EN_GATE的方式清除保护和报错。你描述的情况看上去是故障仍然存在，需要去看一下有什么错误。比如GVDD/PVDD/AVDD几个电压，Charge Pump电压，过电流等常见错误。规格书中有列举各种故障的反应。
user5863399：
回复 Alvin Zheng:
根据规格书中的故障反应，GVDD输出为0的时，是执行了shut down charge pump 吗？如果是，那就是GVDD过压，和过温（OCTSD）,过温的话可能性不大，因为现在是用两套设备在实验，两台设备的电机重复同样的动作，一台EN_GATE始终为高，这台设备上的DRV8302未出现故障，出问题的是使用EN_GATE控制电机启停的。如果是GVDD过压，那么DRV8302是检测到一次过压之后就无法恢复，只能重新给芯片上下电了吗？
