为什么TLV32023B配置为从模式,其位时钟BCLK还有时钟输出(其值为12.288MHz/4,其中MCLK=12.288MHz外部晶振)?
它为从模式时,不是是有主机提供BCLK么? 这样的输出会不会与主机的提供的时钟冲突??
Cvdog Jiang:
回复 user151383853:
已经解决了,可能芯片有点不稳定 需要重新复位 才得到正确的时钟
为什么TLV32023B配置为从模式,其位时钟BCLK还有时钟输出(其值为12.288MHz/4,其中MCLK=12.288MHz外部晶振)?
它为从模式时,不是是有主机提供BCLK么? 这样的输出会不会与主机的提供的时钟冲突??
回复 user151383853:
已经解决了,可能芯片有点不稳定 需要重新复位 才得到正确的时钟