我用LF398的峰值采样芯片,用的是典型电路图,但现在有个问题是:采样保持输出保持峰值后,给电容放电时5脚输出出现负电压;
KW X:
亲;这是典型PCB问题,布线不是很合理。建议加强电源线的退耦,并经凑优化布局。
gj:
回复 KW X:
是用面包板搭建的,上电第一次8脚加个高电平,过一会在断开8脚,5脚输出峰值,再将CH电容短路放电,接着再给8脚高电平,这是5脚输出就会变到负的电压
,这个是什么现象。
我用LF398的峰值采样芯片,用的是典型电路图,但现在有个问题是:采样保持输出保持峰值后,给电容放电时5脚输出出现负电压;
亲;这是典型PCB问题,布线不是很合理。建议加强电源线的退耦,并经凑优化布局。
回复 KW X:
是用面包板搭建的,上电第一次8脚加个高电平,过一会在断开8脚,5脚输出峰值,再将CH电容短路放电,接着再给8脚高电平,这是5脚输出就会变到负的电压
,这个是什么现象。