TI中文支持网你好，我想问一下，我目前打算把awr1243芯片上的数据接收至FPGA，方案是把awr1243的4根差分对输出数据通过lvds传输给FPGA，但是我想利用芯片上面的两个差分对HS_DEBUG输出信号到FPGA，然后在FPGA内部利用这两个hs_debug信号对接受的数据进行控制，目前遇到的问题是，在说明文档中，HS_DEBUG的两个差分对输出信号和芯片的输出数据及时钟的时序关系，并没有看到相应的说明，麻烦TI工作人员能否提供一下相应的说明，因为用示波器来测试太麻烦了，谢谢了。
p xy：
回复 Wesley He:
谢谢解答，你好，再想请教个问题，在AWR1243的说明文档swra555中，看到有关于LVDS数据包构成的说明，如下图所示：
现在想知道箭头所指的部分CRC位宽为多少，数据包头构成是什么，有没有相应的说明，麻烦解答一下，谢谢!
