TI中文支持网According to TPS65910Ax User's Guide For AM335x,the VDDSHVx delays 2000uS after VDDS_DDR.In our design,the power supply of VDDSHVx is 3.3 V , and in PCB the power 3.3 V is source from DC/DC module output that is controlled by the VDDS_DDR.Now the delay time is 1500 us.TRM does not give a relevant min value.Do this design have a problem?
Trevor：
是外接晶振的方式吗？？所用的晶振是多少KHZ？所接电容是多少？？
500us的偏差还是有点大，建议更换工晶振，并确保所接的电容在符合的范围内。
lei zhao：
回复 Trevor:
没有外接晶振，参考的是am335X_evm_15X15baseboard_3h0002_rev1_1a的设计，使用的是内部晶振。TRM上只有一个参考值2000uS，没有给出最小延时值，请问若（按照设计的1500uS的延时）提前额定延时500uS给AM3352的外设上电，会带来什么影响？一般内核上电前需保证，外设正常上电，这一点保证了。就是与DDR3上电延时时间缩短了。
Trevor：
回复 lei zhao:
能否上传下am335X_evm_15X15baseboard_3h0002_rev1_1a的TPS65910 的电源部分的原理图？？
lei zhao：
回复 Trevor:
我的设计是：AM335X的外设及I/O的3.3V由外部DC/DC进行供电，而外部DC/DC是由TPS65910的VIO_SMPS进行使能输出。这样就能满足AM335X所要求上电的先后顺序，但是DC/DC供电设计较TPS65910进行3.3V供电设计的时序，上电延时就提前了500uS（与典型延时时间相比较）。问题是:TRM上没有最小延时时间，只有典型延时时间，这样我不能确定我这样设计电源时序会不会存在一定隐患？
TPS65910的晶振相关引脚连接图如下：
lei zhao：
回复 Trevor:
你好！我想咨询一下：TPS65910A31为AM3352供电，TI的参考电路中：TPS65910A31未接外部时钟，使用的是内部时钟。这样的设计能实行RTC功能吗？
lei zhao：
回复 Trevor:
TPS65910A31所采用的是BOOT方式是EEPROM Sequence，正常上电中：VDIG2的默认设置是Default OFF 1.8 V，其供电VDDS_PLL_xx，VDDS_OSC,VDDS_SRAM_CORE_BG,VDDS_SRAM_MPU_BB 。VDIG2有上电时序要求，既然是Default OFF，那就要系统起来后再进行配置输出，而上电时序中，系统并未起来，这是不是有矛盾之处还是我理解错误？
Trevor：
回复 lei zhao:
BOOT方式是EEPROM Sequence，寄存器里有个默认值，在刚上电时是按寄存器的默认值启动的，即使系统还没有完有起来。
lei zhao：
回复 Trevor:
你好！我可能没说明白。现在问题是从EEPROM 启动时，按寄存器的默认值启动的VDIG2(Default OFF 1.8 V)，而上电时序上要求VDIG2是有1.8V输出的。AM335x只有启动完成后才能通过IIC对TPS65910进行配置，使得VDIG2从默认的Default OFF变成ON。这样就有矛盾之处：TPS65910从EEPROM 启动默认VDIG2状态是Default OFF，AM335x的PLL等供电没有，系统就起不来。
是不是我理解错误了，还是EEPROM启动时，VDIG2是Default ON状态？
