TI中文支持网我看TMS320F28027的手册，看到这么一段话。
见附件。
我先试着翻译一下这段话：
当使用VREG(内部电压调节器)时，在上电时，GPIO19，34，35，36，37，38可能有点小问题。
如果在应用中这是不能接受的，可以在外部供1.8V电。当使用1.8V供电时，不存在上电顺序的问题。
如果IO管脚的电平转换输出缓冲器的3.3V晶体管比1.9V晶体管先上电，有可能因为输出缓冲器打开，
在上电期间在IO口上引起一些小问题。为了避免这种情况，VDD腿上电先于或者和VDDIO同时，必须确保VDD腿先于VDDIO腿到达0.7V。
| 我不太懂这段话的意思。我关心的是，如果我使能VREG，那么如果上述几个腿有小问题，这种小问题会影响什么？上电时有小问题，上电过后是不是就没问题了呢？我看GPIO35，36，37，38连JTAG得TDI、TMS、TDO、TCK，那会不会对连接仿真器造成影响呢？请高手指教，谢谢！ |
ccb bcc：
高手支招啊！
我看TMS320F28027的手册，看到这么一段话。
见附件。
我先试着翻译一下这段话：
当使用VREG(内部电压调节器)时，在上电时，GPIO19，34，35，36，37，38可能有点小问题。
如果在应用中这是不能接受的，可以在外部供1.8V电。当使用1.8V供电时，不存在上电顺序的问题。
如果IO管脚的电平转换输出缓冲器的3.3V晶体管比1.9V晶体管先上电，有可能因为输出缓冲器打开，
在上电期间在IO口上引起一些小问题。为了避免这种情况，VDD腿上电先于或者和VDDIO同时，必须确保VDD腿先于VDDIO腿到达0.7V。
| 我不太懂这段话的意思。我关心的是，如果我使能VREG，那么如果上述几个腿有小问题，这种小问题会影响什么？上电时有小问题，上电过后是不是就没问题了呢？我看GPIO35，36，37，38连JTAG得TDI、TMS、TDO、TCK，那会不会对连接仿真器造成影响呢？请高手指教，谢谢！ |
ccb bcc：
回复 ccb bcc:
没人知道吗？
我看TMS320F28027的手册，看到这么一段话。
见附件。
我先试着翻译一下这段话：
当使用VREG(内部电压调节器)时，在上电时，GPIO19，34，35，36，37，38可能有点小问题。
如果在应用中这是不能接受的，可以在外部供1.8V电。当使用1.8V供电时，不存在上电顺序的问题。
如果IO管脚的电平转换输出缓冲器的3.3V晶体管比1.9V晶体管先上电，有可能因为输出缓冲器打开，
在上电期间在IO口上引起一些小问题。为了避免这种情况，VDD腿上电先于或者和VDDIO同时，必须确保VDD腿先于VDDIO腿到达0.7V。
| 我不太懂这段话的意思。我关心的是，如果我使能VREG，那么如果上述几个腿有小问题，这种小问题会影响什么？上电时有小问题，上电过后是不是就没问题了呢？我看GPIO35，36，37，38连JTAG得TDI、TMS、TDO、TCK，那会不会对连接仿真器造成影响呢？请高手指教，谢谢！ |
ccb bcc：
回复 ccb bcc:
期待高手出现。
我看TMS320F28027的手册，看到这么一段话。
见附件。
我先试着翻译一下这段话：
当使用VREG(内部电压调节器)时，在上电时，GPIO19，34，35，36，37，38可能有点小问题。
如果在应用中这是不能接受的，可以在外部供1.8V电。当使用1.8V供电时，不存在上电顺序的问题。
如果IO管脚的电平转换输出缓冲器的3.3V晶体管比1.9V晶体管先上电，有可能因为输出缓冲器打开，
在上电期间在IO口上引起一些小问题。为了避免这种情况，VDD腿上电先于或者和VDDIO同时，必须确保VDD腿先于VDDIO腿到达0.7V。
| 我不太懂这段话的意思。我关心的是，如果我使能VREG，那么如果上述几个腿有小问题，这种小问题会影响什么？上电时有小问题，上电过后是不是就没问题了呢？我看GPIO35，36，37，38连JTAG得TDI、TMS、TDO、TCK，那会不会对连接仿真器造成影响呢？请高手指教，谢谢！ |
ccb bcc：
回复 ccb bcc:
怎么没人理呀？
