TI中文支持网TI你好，
我在使用TPS65130的时候，采用了参考电路设计，输入5V，输出正负5V作为LCD屏的电压，发现在PSP脚拉高后，BSW立马拉低，输出立马会有正5V，但是在PSP脚拉低后，BSW立马拉高到5V，理论上来说pmos管si2323d是关断状态，si2323d的D输出应该是0，但是我们用示波器测试发现D端的输出是一个缓慢下降的过程，从5V下降到0付基本上需要20秒左右时间！似乎没有立马关断！我们采用物理开关替代si2323d，关断后，开关输出端，也就是原先si2323d会立马变0(虽然有个坡，但是很快，差不多几个ms)，之后会有一个0.5v的上升，然后再慢慢回落到0v，请问是什么原因导致si2323d没有关断效果？？
yuxin qiu：
写错了，不是PSP脚，应该是ENP脚
user3917511：
按理来说只要VGS满足要求PMOS管就会通或者断。
建议方案：
1.先确定是由 PMOS 引起的，否则白废心机。拆走 PMOS 再量一下。（VGS=0时这个管子能关断吗？应该看一下手册是否如此。）
2.加的负载可能有问题。测试的时候，楼主有没有使用电阻作为负载呢？还是仅仅作假负载？断电的时候，直接通过钳位二极管进入电源，所以可能测出D端的输出是一个缓慢下降的过程。楼主不妨试试。
LIANGPING HU1：
回复 user3917511:
首先，不知道你使用的si2323d是哪一家的？以VISHAY的为例，其关断电压要求-1V，0V可能不能完全关断。
再次，看下你的负载情况，是不是很轻，导致电压缓慢下降。
