TI中文支持网您好，在我自己设计的板子上用到了一块SOC（66AK2L06），我想问一下关于66AK2L06的去耦电容设计问题：
在评估板（TCIEVMK2LX EVM）的CVDD这一路有大量的各种封装的去耦电容，其中包括0201、0402等封装。评估板上，66AK2L06的CVDD引脚的去耦电容是采用0201封装的，放在芯片正对的Bottom Layer层。而在我设计的板子上，选用的最小封装是0402，这就导致了去耦电容的数量少于评估板上的标准数量，造成了相邻两个CVDD引脚共用一个去耦电容。
我这样设计可以满足66AK2L06正常运行的要求吗？有什么方法或标准可以用来判定去耦电容的设计是否满足要求？
这是我的疑问，希望能得到您的解答。非常感谢！
Johnsin Tao：
Hi你总共放了几个电容？ 或者说0402的电容，你在CVDD上放了几个？我个人觉得应该问题不大，你可以用示波器看一下波形，只要是高频noise？
Jiankan Weng：
回复 Johnsin Tao:
感谢您的回复。 该芯片上CVDD共有71个引脚，我在芯片的该电源引脚上放了44个0402封装的去耦电容，在板子的其他地方就没有再放这样的小电容（0402封装的小容值的电容）。 而评估板在芯片的引脚上放了71个0201封装的去耦电容，在芯片的外围又放了50个0402封装的去耦电容。 关于大去耦电容，我的数量和容值选择是和评估板一致的。 但我在0402去耦电容的容值选择上，对部分电容有刻意选了大一些的容值。因为现在还在设计阶段，所以想求证一下这样设计是否合理。
KW X：
这种电容叫退耦电容。设计关键点是满足DSP峰值运算对电流的瞬态响应和干扰的滤除，用啥封装都只是实物反应形式。电容频率响应特性和位置，电容与地线覆铜相关组合要求是设计电容的理论依据。在缺少PCB高频仿真条件下；这种设计更多是经验的反应。
因此；建议在初期设计时，结合实际；尽可能参考评估板方案。可以适度合并同一位置相近容量电容。
Jiankan Weng：
回复 KW X:
感谢您的回复。
根据您说的，我有几个问题：
1.去耦电容应该就是退耦电容吧？都是“decoupling”的意思啊
2.使用去耦电容的目的是为了满足DSP峰值运算对电流瞬态的响应和滤除高频噪声，但不同封装的ESL，ESR是不一样的呀，这就很大程度地影响了您说的电容频率响应特性，在电路中所起的作用也会不一样啊。所以什么是“用啥封装都只是实物反应形式”啊？
3.“电容与地线覆铜相关组合要求”是什么意思啊？指的是电容就近打地孔之类的吗？还是说有其他的准则？您能再点拨一下吗？
4.对于芯片核心电源去耦电容的设计，除了评估板可以参考，还有什么可以用来衡量这个设计是否能满足要求？因为不知道DSP实际运行时内部各管子的通断情况，也就不能准确得出DSP的峰值电流变化情况，那我觉得做PI仿真的可信度就不高了啊。在这时候，有什么具体的措施可以来减少设计风险或者评估设计是否满足要求？（我是在板子空间允许的条件下，最大程度地去布放这些去耦电容了，因为封装选的0402，比0201大了许多，所以导致放不下）
5.“适度合并同一位置的相近容量电容”，这有什么讲究的吗？或者一般的经验法则是什么样的啊，您能稍微再讲一下吗？
期待您的解答，非常感谢~
