dsp和fpga通过xintf总线连接,通过dma对fpga进行读写的时候,用fpga内部逻辑分析仪观测到在dsp写WE低电平时候,数据总线上的数据会有跳动。(见附件)
第一行数据为 XD(16位)
第二行数据为XA(6位)
第三行数据为WE
第四行数据位RD
dsp和fpga通过xintf总线连接,通过dma对fpga进行读写的时候,用fpga内部逻辑分析仪观测到在dsp写WE低电平时候,数据总线上的数据会有跳动。(见附件)
第一行数据为 XD(16位)
第二行数据为XA(6位)
第三行数据为WE
第四行数据位RD