TI中文支持网硬件平台：FPGA-FX50;DA-DAC5682;
采样率1GSPS，dac5682工作模式，不使用内部插值及混频单元。
输出信号62.5Mhz载波信号。
现象：在62.5MHz信号附近每隔240KHz左右出现较大杂散信号，抑制在50dB左右，严重影响到后面的信号处理。
问题：该杂散可能是在哪个环节产生的，应如何有效避免？
我的联系方式：朱振飞–18653264036
Seasat Liu：
是不是使用的开关电源？这个电源的频率一般在200k到300k之间。
Lance Tu：
回复 Seasat Liu:
不排除这个可能性。
对于DAC与ADC来说，一般都要使用LDO来提供稳定干净的电源。而且还要加电源滤波电容。可以在TI主页上搜索DAC5682，然后查看其EVM，里面含有DAC5682的EVM评估板原理图。上面就有推荐的电源滤波方式，以及使用了哪些LDO。
Robin Feng：
朱工:
1.你的时钟是什么器件提供的?是否干净? 2.电源纹波如何?
Gerry Li：
回复 Robin Feng:
从频率上看，有点像是电源的杂散，建议在电源上加入一个1~10uF的电容，看该杂散是否能减小？
Seasat Liu：
回复 Gerry Li:
你看看DC DC的输出段的PWM的波形是不是振荡了。或者加一大一小的电容在DAC的电源管脚解耦一下
zhang wei：
回复 Seasat Liu:
这个频率的杂散很可能来自开关电源,可以尝试改变开关电源工作频率,观察杂散位置是否随之改变,以确定杂散与开关电源是否存在因果联系;
