做了个板子，上电后，默认dataclk的时钟是13.125M的样子，但是656输出不是27M么？
你可以下载一个5160的EVM软件，里面有一些默认的配置，参考里面的寄存器设置
回复 Shane Huang:
缺省情况下TVP5160会disable PCLK输出，你能量到有输出，我只能怀疑你写过TVP5160。所以，你需要检查你是10-bit输出还是20-bit输出。在default值下，TVP5160是10-bit BT.656输出，此时其时钟应该是27MHz.
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675AFE58JD48: 寄存器配置问题
ADS4249: ADS4249 ANALOG INPUT 最大频率
TI中文支持网