TI中文支持网我用示波器测量ADS801的12位数字量，有些位的输出高低电平一直在跳，不知道什么原因，我测了一下参考电压，基本上跟数据手册上差不多，数据手册上要求时钟信号的上升和下降时间是2ns，我给的时钟没有达到这个要求，请问是不是这个原因？请教各位，谢谢！
Decapton Wang：
是哪些位在跳？如果是低几位在跳，那是很正常的，因为这颗芯片的有效位（ENOB）只有10.3位，就是说低两位是被噪声淹没的。所以有跳动很正常。
weiping zhang：
回复 Decapton Wang:
谢谢你的回复！但是高位也在跳，有效位（ENOB）只有10.3位？数据手册上没有说啊。这是我的原理图，时钟是ARM的PWM引脚输出的25Khz，
输入接的3.3V的电源端。
Marvin Feng：
回复 weiping zhang:
你好！
SNR与ENOB之间存在这样的关系：SNR = 6.02N + 1.76dB
从datasheet上看，在CLK=500Khz，常温下，SNR=64~66db，计算可以得到ENOB=10.3~10.67
按照你所说的高几位也在跳，能简单说明一下，这个数据跟真实的数据有关系吗，即在跳动的几个数据中间有对的，还是完全都是无关的，没有规律。
建议：可以考虑直接输入一个固定的电压值，确定是ADC带来的数据跳动，还是前级输入带来的跳动。
weiping zhang：
回复 Marvin Feng:
因为用示波器只能一位位测量，所以不知道有没有对的数据，输入是直接接的3.3V的电源，数据也在跳，可能是时钟的原因吗？我给的是25KHZ
weiping zhang：
回复 weiping zhang:
数据手册里对时钟的要求是：the duty cycle of the clock should be held at 50% with low jitter and fast rise-and-fall times of 2ns or less。但是我给时钟上升时间有50ns，2ns的上升时间不可能做到。应该是ADC带来的跳动，只有最低位一直为高，其他位都在跳，电路应该没有问题吧？会不会与ADC的GND引脚的解法有关呢？
Marvin Feng：
回复 weiping zhang:
你好！
根据datasheet上的时序图，我们可以看到，数据位的时序里面是有新数据的等待时间，其可能出现的delay time=12.5ns基本上快等于tL或者tH，而从你的实际时钟（clk=25kHz）来看的话，那delay time可能就直接导致你说的某一位出现高低的问题，但是这些都不是valid data，建议如果可能的话，使用单片机或者别的数据采集设备将所有的valid data读取出来，然后与输入信号进行比对。这样会更合理一些。
对你的电路大致看了一下，基本上没什么问题的，你还可以跟datasheet上的P14的figure9进行参照,figure9是双端输入，你这是单端输入，别的基本一致的。
weiping zhang：
回复 Marvin Feng:
那用单片机读到的数据不是一直在变的吗？那我怎么知道什么时候是有效数据呢？这个ADC只有O/E/使能控制信号，它是一直在不停的转换的吗？12.5ns的delay time，这段时间输出的是上一次转换的数据么？数据手册里有这样一句话：Since there are two pipeline stages per external clock cycle,there is a 6.5 clock cycle data latency from the start convert signal to the valid output data。意思是6.5个时钟周期更新一次数据吧，谢谢！
Marvin Feng：
回复 weiping zhang:
你好！
以datasheet 的P14的电路图为例，我们可以看到，ADC的时钟与后续的电路在时钟上是同步的，而从上面的时序图中我们可以得到时钟上升沿之后的t2时间之后即为有效数据位，故在后续的处理电路中是可以识别有效数据位的。
另外说明一点，数据的采集包括track和hold两步，我们一般需要采集的是hold的数据。
Marvin Feng：
回复 weiping zhang:
Since there are two pipeline stages per external clock cycle,there is a 6.5 clock cycle data latency from the start convert signal to the valid output data。这句话的意思是数据从输入到有效数据输出大概有6.5个时钟周期延时。并非6.5个时钟周期更新一次，它会一直在更新的。
weiping zhang：
回复 Marvin Feng:
非常感谢你的帮助！你的意思是说时钟信号也要接到ARM的引脚是吧？单片机采集到时钟信号的上升沿后12.5ns读到的数据就是有效数据？但是这个delay time跟ADC的时钟信号有关吧，25KHZ的时钟delay time也是12.5ns吗？数据手册P4的时序图我没看懂，数据从输入到有效数据输出大概有6.5个时钟周期延时，那这段延时时间里输出的数据是什么数据呢？
