ADS62P25模数转换器的问题？

我们采用ADS62P25进行模数转换，采用并行接口控制（SCLK接AGND，SEN接AVDD，CTRL1、CTRL2、CTRL3接AGND），CMOS模式输出，内参考。为什么输出的数据很乱？输出数据波形如附件。

Carter Liu：

能不能把你的原理图上传以便看到更多信息。AD转换要考虑的较多

Wang Xu1：

回复 Carter Liu:

附件为我们的ADS62P25原理图部分，ADS62P25时钟和数据都接到了后面的FPGA上。

Carter Liu：

回复 Wang Xu1:

您的模拟地和数字地在原理图上没有分开，不知在排版时有没有考虑隔离。您的硬件配置看起来没有什么问题

Wang Xu1：

回复 Carter Liu:

我们的电路上DRVDD_1V8为1.8V，由AVDD_3V3变换得到，与后端FPGA所用数字电源是分开的。

Decapton Wang：

回复 Wang Xu1:

AVDD33经过了一个很奇葩的电阻网络之后，连接到了SCLK上，SDATA也没有连接。这种接法，怎么配置芯片？？芯片都没配置起来，怎么抓数据？？