我们将寄存器RLD_CN: Right-Leg Drive Control 最后三位设置成000: Right-leg drive output disconnected (default)
就是禁掉右腿驱动。
或者我们软件不禁掉右腿驱动，但是将右腿驱动电极从心电模拟仪上拿掉。
本来（未禁掉右腿驱动或拿掉右腿驱动电极）输出几乎和输入一致的图形就变的毛刺干扰很多了，完全分辨不出了。
如何配置才可以不使用右腿驱动，但是又能获取到很好的波形。
另外不使用右腿驱动的杂乱的图像，是否需要滤波处理啊？
将寄存器RLD_CN: Right-Leg Drive Control 最后三位设置成000: Right-leg drive output disconnected (default) 就是禁掉右腿驱动。
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675AFE58JD48: 寄存器配置问题
ADS4249: ADS4249 ANALOG INPUT 最大频率
TI中文支持网