DAC5682z与FPGA接口与内部逻辑模块性能问题。

你好，请问DAC5682z内部FIFO深度为多少，8SAMPLE具体怎么理解。

另外，DAC5682zEVM是否可以直接通过TI的ADC-HSMC板卡与ALTERA的FPGA开发相连（FPGA板HSMC接口与电压都匹配条件下）。

谢谢

user151383853：

DAC 以同步方式进行转换，待转换的数据可以提前输入， 这时数据会放在 FIFO 中， 这个 FIFO 可放下最多 8 个 DAC 数据

shengnan guo：

回复 user151383853:

谢谢解答，那么意思就是说假如待转换的是16bit数据，那么·FIFO中最多可以存储8个16bit数据是么