AFE0064设计控制

方案目前采用AFE0064和ADS8363加fpga结构，详问如何进行控制？

目前是用一块板有2个的AFE0064芯片，分高能与低能。十几块板与1个ADS8363连接；由fpga统一控制。问VDD是3.3V吗？VT-A(56脚)，VT-B(57脚)2个补偿电压是短接吗？电压，电流是多少？P-REF(50脚)通过多大的电阻与晶体二极管负极连接了？STO脚(63脚)怎么处理，是悬空吗？INYUPZ(93脚)的电平是不是当我选中的那块板要输出是低电平，输出完了，选到其他板子后，这块就要变成高电平？RNTRI(92脚)，怎么接，是直接接低电平吗？NAPZ(89脚)怎么处理，悬空吗？PDZ(88脚)怎么处理，悬空吗？谢谢了。

user151383853：

VDD 建议是 3.3V 与多芯片使用无关. 对于多个芯片, 时钟可以共享, 数据通信时要避免冲突