TI中文支持网有一个项目，想采样瞬间电压的一个突变，当电压超过预设值门限，开始计时，当计时超过10ns，报警处理，请教各路大侠，有没有什么好的方式处理。
先说说我的思路：
1、通过高速比较器，设定门限值，当超过门限值时，电平变换；
2、比较器输出接到FPGA的IO口，检测电平变换后，开始计时，超过10ns后报警。
思路比较简单，在这里有一个盲点，我不是很清楚比较器是否可以把那么短时间的电压尖峰比较出来，如果可以，应该选什么样指标的比较器，或者说还有其他的什么方案可以实现这个功能，真心求教
Vio Liu：
可以考虑TI的THS788，13ps的测量精度，足以满足要求。
使用FPGA进行检测的话，检测的精度只能是1个Clock周期的时间，对于10ns的测量，误差有些大。
高速比较器，以TI的TL3016C为例，datasheet给出的delay time典型值为7.8ns，最大值为10ns。因此误差相对于10ns而言也略大。
还是建议考虑使用THS788。
lianghe su：
回复 Vio Liu:
时间的测量可以使用THS788，但是门限的检测怎么处理呢，测试的项目需要满足两个要求：
1.外部电压达到门限值，才开始触发计时；
2.计时达到10ns，报警。
两个条件都需要满足，THS788是只有时间测试的功能，可以判断输入电压的门限值吗？
Vio Liu：
回复 lianghe su:
不好意思刚才没太看清楚您的意思。你实际上就是要设计一个固定时延的延时电路吧？
我觉得采用积分电路+高速比较器的方案会比较好一些。
输入信号进入前面的积分电路，当外部的脉冲使得积分电路的电压上升到预定的数值时，触发高速比较器的输出翻转，从而引起报警。
这个方案相比FPGA简单很多，而且成本、功耗也都低很多。需要注意的是，具体的延时时间还需要通过调整给比较器提供参考电压的电位器的值，通过示波器观察调试得出。
另外，这个方案要求输入脉冲的时间至少为10ns
lianghe su：
回复 Vio Liu:
积分是一个累加的过程，这个可能和我要做的东西不是很接近。再说一下我想完成的功能：
其实我想做的是一根导线，根据相关标准的规定，在冲击和振动中导线的电阻会出现断路的现象，但是时间很短，一般导线的电阻超过20欧姆，我们就认为是断开的，当导线的电阻持续10ns超过20欧姆，就认为导线是不合格，也就是前面说的，需要报警。
根据这样的一个需求，就是要满足两个条件，1.导线阻值的判断，2.时间的判断。第2个条件是在第一个条件的基础上进行计时的。
所以你提出的积分电路+比较器的方案可能还是不是很合适我做的这东西。
KW X：
这是一个非常有技巧的题目。对于比较器而言，不同输出电压的响应是不同的，分作大信号和小信号输入。因此；建议先确定你的电压变化阀值。其次；确定对应信号强度下，比较器的响应速度。
注意：这里的速度不是响应延迟，是响应的最小脉冲宽度！
由于比较器的特殊结构，不建议用正沿输出。无论是上突变还是下突变，都用负沿输出检测。因此；为一致起见，建议用双高速比较器完成这个任务。
lianghe su：
回复 KW X:
双比较器指的是双限比较器吗，还是说比较器输出的后一级再加一路比较器，我试过用延迟时间7ns的比较器，输入35MHZ正弦波整形以后，输出信号的边沿，上升沿比较斜，这个是和响应时间有关系吗，还是说我电路有问题，电路是简单的过零比较，加正反馈。我看datasheet里面，器件应该可以整形50MHz的信号
KW X：
回复 lianghe su:
因比较器是集电极开路设计，所以；使用中都是外接电阻。所以，比较器下降沿是比较器内三极管短路过程。因是比较器主动动作，所以很快。
相反，上升沿是外接上拉电阻对比较器输出网络的寄生杂散电容充电过程。电阻的大小和沿的陡度有关，它通常用R与杂散电容C的积来表征这个特性。值越大越慢。按此理，减小R的值，可以提高速度。但是大的电流会减小下降沿的速度，所以；高速比较器适合低压供电使用。
同样，如我建议，无论是啥阀值，都建议用下降沿来测量。由于双比较器一致性很好，用两个比较信号做逻辑后判断过欠压极性及时间。
lianghe su：
回复 KW X:
您好，我不是太明白你说的双比较器的概念，有没有电路例子可以给我参考下，谢谢啊
