TI中文支持网这是四层板，差分采样电路。运放采用AD8692ARZ（8引脚），差分采样信号，采样时间为10us。板子的面积有限，目前是上下两层各一个运放，不知道这样布局需不需要考虑高频干扰的问题。
如果考虑，是不是上下层两个运放，交错比较好一些。
Mickey Zhang：
AD8692ARZ这颗料不是TI的，不过一般PCB布局建议元器件都放在某一层。
renjun Dong1：
回复 Mickey Zhang:
嗯，这是普通的采样，调节器用的是OPA4228，这款是TI的
renjun Dong1：
回复 user151383853:
Top层，和Bottom层之间的物理连接只有一个+5v 和AGND。走线都是单面走线，没有过孔。地线是在中间层，大面积敷铜，指的是在Top和Bottom层，大面积敷铜吧。 非常感谢你的回复。
renjun Dong1：
回复 Mickey Zhang:
板子的面积比较小，就在背面放了一个采样电路
user4193940：
我个人觉得在空间合理的情况下，由于空间分布电磁场，还是分开处理好 ，方便采集信号，减少信号间串扰，提高抗干扰能力。
.jpg-1230x0.jpg)
