针对幅度0~±50V,频率0~1MHz模拟信号采集要求,需设计一款输入阻抗不低于200MΩ,放大倍数为0.2的信号调理电路,且调理电路工作电源不超过±15V。请教各位有没有好的实现方案。选择使用差动放大器(INA157)发现输入阻抗不足,且发现输入信号频率增加时导致输出相位与放大倍数发生严重变化。
user151383853:
在信号回路里串联输入电阻, 可以提高输入阻抗的
你的信号幅度打, 这个方法在你这个应用中是可行的
kunlong min:
回复 user151383853:
串电阻后,发现相位发生偏移而且放大倍数降低了。
kunlong min:
回复 user151383853:
串入较大的电阻时,发现频率提高后,输出信息出现相位延迟,且放大倍数下降。