TI中文支持网如图1所示为期望得到的驱动信号（希望在四个周期之后延迟半个周期再进行后续激发，另外，后续激发电压高于前面的激发电压），用于驱动压电晶体。请各位大侠帮忙看看，有什么合理的电路设计方案能够得到图1所示的驱动波形吗（后续是我此前做的一个方案，但是驱动不了压电晶体）
图1
目前我的思路如图2所示，图2中信号源VG1的信号由DSP输出，如图3所示，将VG1的信号减去1.5V，便可得到如图4所示的信号，然后通过对IOP1的运放倍数调整（开关SW1常开，在20us-22.5us之间闭合，从而调整IOP1的运放倍数）便可以在IOP2的输出端得到图5所示的信号。
原本希望将图5所示的信号通过变压器进行放大，得到图1所示的驱动信号（使用变压器的话在20us-22.5us期间电压不会为零，但是没有太大关系）。但是当我接上压电晶体的时候，发现变压器输出几乎变为零了。个人觉得原因在于所选的运放驱动能力太弱，导致变压器无法驱动压电晶体，接下来能做的只有选择驱动能力更强的运放芯片了。但是运放芯片的驱动能力一般有限，大家觉得这样子做合理吗？有没有什么其他方案能够推荐给我借鉴下的，拜谢！
图2
图3
图4
图5
user151383853：
这个方案挺简单的, 信号已经产生, 驱动不足就增加功率驱动电路,
用双电源, 应该比较容易实现.
Armand Fang：
回复 user151383853:
时序实现比较简单 但是在最后两个周期要实现与前面不一样的放大倍数如何实现啊？
