逻辑芯片CD74ACT04M 非门 输出管脚过冲问题

芯片：CD74ACT04M

供电电压：5V （去耦滤波）

使用场合：在CD74ACT04M的前级输入PWM脉冲波形，但是在输出级输出的时候上升下降沿都有很大的过冲，大概达到7V，10ns以内的上冲，这种是否会对芯片造成损坏？目前长时间使用下没有损坏   应该如何解决过冲问题     

谢谢

望各位提供宝贵建议

user3714848：

示波器测量时信号管脚和GND足够靠近，并且将管脚悬空后扔有较大的过冲比7V小点感觉真实存在这个波形

Amy Luo：

回复 user3714848:

您好，
减小输入信号的压摆率或者加大负载试试。

Kailyn Chen：

overshoot最大不能超过输入电压的最大值。
另外，是否有加容性负载？容性负载过大会容易导致过冲。

user3714848：

回复 Amy Luo:

减小压摆率是会减小过冲，但还是会有

user3714848：

回复 Kailyn Chen:

我目前是将输出管脚悬空测试的，在空载下还是有过冲存在，我不清楚是否是这个芯片本身特性就这样

user3714848：

回复 Amy Luo:

本身带载的，后来有过冲才在空载下测试的 ，但是还是有

user3714848：

回复 user3714848:

请问是否还有其他可能性 谢谢

user3714848：

回复 Kailyn Chen:

请问是否还有其他可能性

KW X：

这完全是测量和PCB设计问题。通常可以忽略。但有可能辐射超标。
首先；需要明确，10nS对应100M频率。这个频带测量需要插指结构探头而非地线夹这种传统结构能承担的。
其次；这个频率，PCB需要做阻抗匹配设计。否则就会出现重影叠加（如同电势信号线阻抗不匹配，图像有重影一样）

user3714848：

回复 KW X:

谢谢宝贵回复 我们会想办法使用插指探头测试（当时拿同轴线缆测过）
其实我也想知道非门的输出端过冲是否不会损坏非门自身

谢谢