TI中文支持网
TI专业的中文技术问题搜集分享网站

直流偏置引起(暂定)的运放输出端噪声

请教,本人用OPA2197搭了一个信号放大电路。如下图所示: 不加任何输入信号时,按照上图的方式加直流偏置(PS:直流偏置2.5V由电压基准源REF3325提供),在只供电的情况下最后一级运放输出端有20mV左右的噪声。若将上图两处2.5V偏置都改为接地,则基本上无噪声输出。是否可以判断是2.5V基准源引入的噪声,被最后一级运放放大了101倍?若通过两级均分放大倍数的话,输出噪声还是存在,无法达到很干净。请问如何改进电路才能尽可能的减小输出噪声?

Amy Luo:

您好,

不加任何输入信号,是指输入端悬空还是输入端接地呢,如果输入端接地了,有可能是基准源不干净,也有可能是信号链中耦合进了其他噪声;如果输入端是悬空的,从输入端耦合进噪声信号的可能性比较大。

user4133769:

回复 Amy Luo:

测试的时候输入端是悬空的,但是之前也试过,输入端接上传感器,出来的噪声也没有任何改善。刚刚又换了一个电压基准芯片,出来的噪声有改变,貌似就是基准源的问题了。后来在基准源上加了小电容和大电容,但是无法将高频噪声削弱

user4133769:

回复 Amy Luo:

请问下,我将最后一颗运放的第三脚接地后,噪声也消除了。这说明什么问题?是不是我的干扰信号从第三脚过来的?

赞(0)
未经允许不得转载:TI中文支持网 » 直流偏置引起(暂定)的运放输出端噪声
分享到: 更多 (0)