TI中文支持网为了提高抗干扰能力，在TZ中端中再延时读取相应GPIO口是否为低电平，如果读取结果仍为低电平则认为确实有故障发生。
测试时，TZ1中断发生时，能延时读到GPIO12的低电平状态；但TZ4中断发生时，读取GPIO15的电平状态为高电平（硬件电路确保
为低电平），不知GPIO12 和 GPIO15作为TZ输入脚用有什么区别？为什么TZ1中断发生时能读到GPIO12的低电平状态，而TZ4中断
发生时读不到GPIO15的低电平状态？
囧：
你作为TZ脚就不是IO口了，你读取的状态也不一定是对的，TZ是否触发要从TZFLG寄存器读取
为了提高抗干扰能力，在TZ中端中再延时读取相应GPIO口是否为低电平，如果读取结果仍为低电平则认为确实有故障发生。
测试时，TZ1中断发生时，能延时读到GPIO12的低电平状态；但TZ4中断发生时，读取GPIO15的电平状态为高电平（硬件电路确保
为低电平），不知GPIO12 和 GPIO15作为TZ输入脚用有什么区别？为什么TZ1中断发生时能读到GPIO12的低电平状态，而TZ4中断
发生时读不到GPIO15的低电平状态？
user1373890：
回复 囧:
但只要进TZ中断了，TZFLG应该就已经置1了吧。我是想在进中断后读一下该脚是否还是持续为低电平状态，以防止窄脉冲的干扰误入TZ中断。
如果不能直接读取GPIO口的状态，那有没有更好的办法呢？
为了提高抗干扰能力，在TZ中端中再延时读取相应GPIO口是否为低电平，如果读取结果仍为低电平则认为确实有故障发生。
测试时，TZ1中断发生时，能延时读到GPIO12的低电平状态；但TZ4中断发生时，读取GPIO15的电平状态为高电平（硬件电路确保
为低电平），不知GPIO12 和 GPIO15作为TZ输入脚用有什么区别？为什么TZ1中断发生时能读到GPIO12的低电平状态，而TZ4中断
发生时读不到GPIO15的低电平状态？
囧：
回复 user1373890:
是的，如果是OST，那只有你手动去清TZCLR才会退出TZ模式，如果要防止窄脉冲干扰，可以用GPIO INOPUT qualification，可以防止高频干扰触发TZ保护
