TI中文支持网我们设计的产品是数字接收机，接收机中频部分使用30MAD采样，AD
的采样时钟的抖动直接决定了输出的信噪比，现在我打算选择贵公司的
CDCE421A产生一个30MLVDS输出的时钟来驱动AD。
由于我们对30M的采样时钟的抖动要求小于1PS，我不知道CDCE421A
输入使用的无源晶振有什么要求，是随便找一个无源晶振还是对CDCE421A
输入的无源晶振也有很高的要求，或者是有那个具体型号的晶振可以使用。
具体的要求我没有在数据手册里看到，希望告知！
Nick Dai：
tao bi,
CDCE421A对晶振没有特殊的要求,市场上通用的晶振就可以,只要在要求的频率范围内就可以.
Robin Feng：
如果你期望一个比较好的输出抖动,建议关注参考时钟的phase noise,谢谢!
tao bi：
这个！两种说法怎么办？二楼的要我注意相位噪声，多少合适？
我个人感觉CDCE421A内部有PLL是不是对输入相位噪声的要求不是那么高啊！
求解！！！
Nick Dai：
回复 tao bi:
tao bi,
CDCE421A的时钟参考可以通过外部晶体和外部时钟源两种方式提供。
我回答的是你的问题，CDCE421A对晶体的要求。
Robin的意思是如果你用外部的时钟源作为参考，要注意这个参考的相位噪声。
Robin Feng：
回复 tao bi:
锁相环的输出相噪/抖动跟参考时钟,PLL环路和VCO性能有关,在PLL和VCO一定的情况下,更好的参考时钟有利于你的输出的时钟性能.
另外电源的设计也要注意;谢谢
