TI中文支持网需要加什么电容电阻吗，有没有相关参考设计
Ted Xu：
您好，能否把您的问题描述的更详细一点么？谢谢
yaoqin zhang：
回复 Ted Xu:
TMS320C6678 DSP的核时钟，DDR时钟，PCIE时钟，SRIO时钟都需要差分时钟，6678的开发板 上使用CDCE62005芯片为6678提供这些差分时钟，可是CDCE62005在使用前还需要对时钟类型以及输出频率值进行编程调试，自己设计的处理板卡如果采用这种方案无疑增大了开发难度与风险，我想知道的是能用那种单路输出固定频率的差分晶振代替CDCE62005吗？如果可以的话，有没有成熟的设计，比如芯片推荐，与连接关系说明。
我查阅6678的手册，发现，6678对时钟的要求主要有，差分，LVDS或LJB?，还有一些指标要求，满足这些用什么晶振都可以吗？为什么手册还专门推荐使用CDCE62005, 现在我想不使用CDCE62005,但又怕换别的固定平率单路输出的晶振不能使C6678正常工作
不知道TI有没有在6678的时钟源选择上尝试过别的方案，比如固定频率的差分晶振，比如Si530
Ted Xu：
回复 yaoqin zhang:
6678要求的输入信号频点种类不止一种，参考设计中使用CDCE62005可以很经济的实现该功能。具体6678对于时钟的要求，可能您要咨询DSP的FAE帮您回答。
CDCE6200是一款PLL芯片，利用一颗晶振作为参考就可以输出一系列不同的时钟，您可以从Ti网站下载CDCE62005的控制GUI软件，帮助你简化PLL的控制设计。这种方案已经在很多客户那里得到应用，是一种成本低廉可靠的方案。 该芯片也指出E2PROM接口，很方便使用。
如果您仍有疑问的话，请联系当地的信号链FAE帮你。谢谢
Nick Zhang~：
一般的差分的LVDS或LVPECL的晶振都需要100RMB左右，6678还至少需要5片，建议使用CDCE62005
Seasat Liu：
回复 Nick Zhang~:
不是DSP的FAE。DSP的时钟需要由一定的相位关系吗？如果需要固定的相位关系，可能就不能用几个晶振了
Junye Wang：
你好，请问你最后设计用的是LVDS差分晶振么？
我现在也遇到了你的问题，想直接用固定的晶振代替。
6678接口是1.8V的，是不是晶振也要用1.8V供电的呢
yaoqin zhang：
回复 Junye Wang:
最后还是用的62005
