使用lmk04808 ,发现PLL1_DLD始终为低电平,PLL1_R和PLL1_N都为5,输入都是125M,分频后都应该是25M,将PLL1_R和PLL1_N设置成输出,测得波形如下图
由图发现经分频输入给鉴相器的信号相位几乎重合,此时环路滤波器的输出也稳定在1.7V,但此时锁定指示一直表示为未锁定,
另外PLL1_WND_SIZE和PLL1_DLD_CNT也试过多种组合配置,锁定指示始终表示未锁定。
请问:现在该如何调试确定问题?
谢谢!
Seasat Liu:
你可以用clock design tools设计一下寄存器。
WEN JAMES:
LZ可否把 设计路径、寄存器值发上来看看?