TI中文支持网大家好：
最近正在使用LMK04826B这款时钟芯片，调试发现PLL2可以锁定,PLL1没有锁定，然后不知道如何下手了，麻烦TI的大拿或论坛里的其他高手给指点下，有朋友说调节环路滤波参数，但是调整的依据是什么？附件是我的reg设置。
clkin输入10M高稳时钟单端交流耦合，OSCIN输入CVHD-950-80M单端交流耦合，一级环路滤波参数C1=1.2nF，R2=12K，C2=56nF。
Mickey Zhang：
建议您可以先通过CLOCKDESIGN进行仿真，CLOCKDESIGN下载请参考这个链接：http://www.ti.com.cn/tool/cn/clockdesigntool
